本发明专利技术提供一种半导体器件，提高了包含IGBT的半导体器件的生产成品率。由绝缘膜规定且形成有IGBT元件的激活区域(AC)在俯视观察时具有隔开固定间隔地沿第1方向延伸的第1长边(L1)和第2长边(L2)。而且，在第1长边(L1)及第2长边(L2)的一方的端部，具有与第1长边(L1)呈第1角度(θ1)的第1短边(S1)、和与第2长边(L2)呈第2角度(θ2)的第2短边(S2)，在第1长边(L1)及第2长边(L2)的另一方的端部，具有与第1长边(L1)呈第3角度(θ3)的第3短边(S3)、和与第2长边(L2)呈第4角度(θ4)的第4短边(S4)。第1角度(θ1)、第2角度(θ2)、第3角度(θ3)、以及第4角度(θ4)在大于90度小于180度的范围内。
【技术实现步骤摘要】
本专利技术涉及半导体器件，能够适合利用于包含例如平面栅型IGBT(InsulatedGate Bipolar Transistor)的半导体器件。
技术介绍
IGBT的表面半导体层在由单晶硅构成的基极层的主面(表面)上经由埋入绝缘膜并通过外延法而形成，在该表面半导体层上形成有源极层、沟道层、以及发射极层(背栅层)。基极层和表面半导体层为通过形成在埋入绝缘膜上的开口部(分离部)而连接的构造。另外，通过比埋入绝缘膜厚的绝缘膜在基极层的主面上规定了多个激活区域，在这些多个激活区域上分别形成有表面半导体层。例如在日本特开平9-36042号公报(专利文献I)中记载有如下方法:将(100)等效晶面用作晶种部(籽晶部)，通过SPE(固相外延生长)法使非晶态半导体层单晶化，从而在绝缘膜上形成单晶层。并且公开有如下技术:使晶种部的平面图案为包围非晶态半导体层的规定区域的图案，并通过SPE法使该被晶种部包围的非晶态半导体层的规定区域单晶化而形成期望的半导体单晶层。另外，在日本特开昭63-281418号公报(专利文献2)中公开有如下技术:在使用了固相生长的SOI (Silicon On Insulator)构造的形成方法中，将绝缘膜向(110)方向进行图案形成，使籽晶成为凹陷的L字型或与其组合的形状。现有技术文献 专利文献专利文献1:日本特开平9-36042号公报专利文献2:日本特开昭63-281418号公报
技术实现思路
在通过外延法形成构成表面半导体层的单晶硅时，存在激活区域的一部分没有被单晶娃填埋而产生间隙的情况。若搁置该间隙并通过例如CMP(Chemical MechanicalPolishing)法去除激活区域以外的单晶硅，则会出现产生污染或异物等情况。另外，在后续工序中，还存在如下情况:在通过光刻技术对光致抗蚀膜进行图案形成时，由于该间隙而产生光的漫反射，从而无法形成所期望的抗蚀图案。其结果为，产生包含IGBT的半导体器件的生产成品率下降的问题。关于其他课题和新型特征，能够从本说明书的记载及附图得以明确。根据一个实施方式，由绝缘膜规定的激活区域具有在俯视观察时隔开固定间隔地沿第I方向延伸的第I长边和第2长边。而且，在第I长边及第2长边的一方的端部，具有与第I长边呈第I角度的第I短边、和与第2长边呈第2角度的第2短边,在第I长边及第2长边的另一方的端部，具有与第I长边呈第3角度的第3短边、和与第2长边呈第4角度的第4短边。第I角度、第2角度、第3角度、以及第4角度在大于90度小于180度的范围内。专利技术效果根据一个实施方式，能够提高包含IGBT的半导体器件的生产成品率。附图说明图1A是实施方式I的形成IGBT的半导体芯片的主要部分俯视图(是将激活部的IGBT元件的形成区域的一部分放大示出的主要部分俯视图)。图1B是仅将图1A的IGBT元件的形成区域进一步放大示出的主要部分俯视图。图2是表示实施方式I的形成IGBT的半导体芯片的激活部及外周部的主要部分剖视图(是激活部的与沿图1B所示的A-A'线的剖面相当的主要部分剖视图)。图3是表示实施方式I的包含IGBT的半导体器件的生产工序中的半导体芯片的激活部及外周部的主要部分剖视图(是激活部的与沿图1B所示的A-A'线的剖面相当的主要部分剖视图)。图4是接着图3的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图5是接着图4的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图6是接着图5的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图7是接着图6的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图8A是接着图6的、半导体器件的生产工序中的半导体芯片的主要部分俯视图。图8B是仅将图8A的IGBT元件的形成区域进一步放大示出的主要部分俯视图。图9是接着图7及图8A的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图1OA是接着图7及图8A的、半导体器件的生产工序中的半导体芯片的主要部分俯视图。图1OB是仅将图1OA的IGBT元件的形成区域进一步放大示出的主要部分俯视图。图11的(a)及(b)分别是接着图7及图8A的、将半导体器件的生产工序中的半导体芯片的激活部的一部分(形成有IBGT元件的激活区域的一方的端部)放大示出的主要部分立体图及主要部分俯视图。图12是接着图9 图11的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图13A是接着图9 图11的、半导体器件的生产工序中的半导体芯片的主要部分俯视图。图13B是仅将图13A的IGBT元件的形成区域进一步放大示出的主要部分俯视图。图14的(a)及(b)分别是接着图9 图11的、半导体器件的生产工序中的与图11的(a)及(b)相同部位的主要部分立体图及主要部分俯视图。图15是接着 图12 图14的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图16的(a)及(b)分别是接着图12 图14的、半导体器件的生产工序中的与图11的(a)及(b)相同部位的主要部分立体图及主要部分俯视图。图17是接着图15及图16的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图18是接着图17的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图19A是接着图17的、半导体器件的生产工序中的半导体芯片的主要部分俯视图。图19B是仅将图19A的IGBT元件的形成区域进一步放大示出的主要部分俯视图。图20是接着图18及图19A的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图21A是接着图18及图19A 的、半导体器件的生产工序中的半导体芯片的主要部分俯视图。图21B是仅将图21A的IGBT元件的形成区域进一步放大示出的主要部分俯视图。图22是接着图20及图21A的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图23是接着图22的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图24是接着图23的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图25A是接着图23的、半导体器件的生产工序中的半导体芯片的主要部分俯视图。图25B是仅将图25A的IGBT元件的形成区域进一步放大示出的主要部分俯视图。图26是接着图24及图25A的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图27是接着图26的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图28是接着图27的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图29是接着图28的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图30A是接着图28的、半导体器件的生产工序中的半导体芯片的主要部分俯视图。图30B是仅将图30A的IGBT元件的形成区域进一步放大示出的主要部分俯视图。图31是接着图29及图30A的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图32是接着图31的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图33是接着图32的、半导体器件的生产工序中的与图3相同部位的主要部分剖视图。图34A是接着图32的、半导体器件的生产工序中的半导体芯片的主要部分俯视图。图34B是仅将图34A的IGBT元件本文档来自技高网...
【技术保护点】
一种包含IGBT的半导体器件，具有：(a)具有第1导电型的所述IGBT的集电极层；(b)形成在所述集电极层上的、具有与所述第1导电型不同的第2导电型的所述IGBT的缓冲层；(c)形成在所述缓冲层上的、具有所述第2导电型的所述IGBT的基极层；(d)形成在所述基极层上的、具有第1厚度的多个埋入绝缘膜；(e)分别形成在所述多个埋入绝缘膜上的开口部；(f)形成在所述多个埋入绝缘膜的周围、具有比所述第1厚度厚的第2厚度、用于规定多个激活区域的绝缘膜；(g)在所述多个激活区域，分别形成在所述多个埋入绝缘膜上的、具有所述第2导电型的表面半导体层；(h)形成在所述表面半导体层内的、具有所述第1导电型的所述IGBT的沟道层；(i)在所述表面半导体层内以与所述沟道层接触的方式形成、且浓度比所述沟道层高的具有所述第1导电型的所述IGBT的发射极层；(j)形成在所述表面半导体层内的、具有所述第2导电型的所述IGBT的源极层；(k)选择性地形成在所述表面半导体层的表面的一部分上的所述IGBT的栅极绝缘膜；(l)形成在所述栅极绝缘膜上的所述IGBT的栅电极；(m)形成在所述集电极层的背面、且与所述集电极层电连接的所述IGBT的集电极；和(n)形成在所述发射极层上及所述源极层上、且与所述发射极层及所述源极层电连接的所述IGBT的源电极，所述激活区域具有：在俯视观察时沿第1方向延伸的第1长边；在与所述第1方向正交的第2方向与所述第1长边隔开固定间隔地设 置并沿所述第1方向延伸的第2长边，在所述第1长边及所述第2长边的一方的端部，具有与所述第1长边呈第1角度的第1短边、和与所述第2长边呈第2角度的第2短边，在所述第1长边及所述第2长边的另一方的端部，具有与所述第1长边呈第3角度的第3短边、和与所述第2长边呈第4角度的第4短边，所述第1角度、所述第2角度、所述第3角度、以及所述第4角度在大于90度小于180度的范围内。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：新井大辅，久保荣，池上雄太，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。