一种碳化硅半导体器件和制造碳化硅半导体器件的方法。碳化硅层（10）的第一区（11）构成第一表面并且具有第一导电类型。第二区（12）设置在第一区（11）上并且具有第二导电类型。第三区（13）设置在第二区（12）上并且具有第一导电类型。第四区（14）设置在第一区（11）中，所处的位置远离第一表面（F1）和第二区（12）的每个，并且具有第二导电类型。栅绝缘膜（21）设置在第二区（12）上，以便连接第一区（11）和第三区（13）。栅电极（30）设置在栅绝缘膜（21）上。第一电极（31）设置在第一区（11）上。第二电极（32）设置在第三区（13）上。
【技术实现步骤摘要】
本专利技术涉及。更具体地，本专利技术涉及具有栅电极的。
技术介绍
已知的是，通常需要权衡用于电功率的半导体器件中的导通电阻和击穿电压。近年来，出于提高击穿电压同时抑制导通电阻的目的，已提出一种具有诸如超结(superjunction)结构的电荷补偿结构的半导体器件。例如，日本专利特开N0.2004-342660公开了一种具有电荷补偿结构的功率MOSFET (金属氧化物半导体场效应晶体管)。根据上述公开中的技术，在P型柱层(电荷补偿结构)上形成用作沟道的P+型基层。因此，电荷补偿结构中的杂质将影响沟道性质。
技术实现思路
本专利技术旨在解决上述问题。本专利技术的目的在于提供可以使击穿电压提高同时避免对沟道性质产生影响并且抑制导通电阻的。本专利技术的碳化硅半导体器件包括碳化硅层、栅绝缘膜、栅电极、第一电极和第二电极。碳化娃层包括在厚度方向上彼此相反的第一表面和第二表面。碳化娃层包括第一区、第二区、第三区和第四区。所述第一区构成所述第一表面并且具有第一导电类型。所述第二区设置在所述第一区上以通过所述第一区与所述第一表面隔开并且具有不同于所述第一导电类型的第二导电类型。所述第三区设置在所述第二区上，通过所述第二区与所述第一区隔离，并且具有所述第一导电类型，所述第四区设置在所述第一区中，所处的位置远离所述第一表面和所述第二区的每个，并且具有所述第二导电类型。所述栅绝缘膜设置在所述第二区上，连接所述第·一区和所述第三区。所述栅电极设置在所述栅绝缘膜上。所述第一电极设置在所述第一区上。所述第二电极设置在所述第三区上。根据本器件，通过由第四区的耗尽而产生的其它极性的固定电荷，补偿由第一区的耗尽而产生的正负极性之一的固定电荷所造成的厚度方向上的电场的至少一部分。换句话讲，提供了电荷补偿结构。因此，厚度方向上的电场强度的最大值得以抑制。因此，可以提高碳化硅半导体器件的击穿电压。根据本器件，第四区所处的位置远离第二区。因此，可以避免出现第四区中的杂质影响用作沟道的第二区的事件。优选地，所述第四区在所述厚度方向上的厚度大于5 μ m。因此，电荷补偿结构设置在厚度方向上的较大范围内。因此，可以进一步提高碳化硅半导体器件的击穿电压。优选地，在所述第二表面上设置具有侧壁的栅沟槽，所述栅沟槽经过所述第三区和所述第二区直至到所述第一区，并且所处的位置远离所述第四区。所述栅绝缘膜设置在所述侧壁上。因此，电荷补偿结构可以应用于沟槽型半导体器件。优选地，所述栅沟槽的所述侧壁与所述碳化硅层的所述第二表面成大于0°且小于90°的角度倾斜。因此，可以提供具有相对于第二表面倾斜的面取向的沟道面。优选地，与所述栅沟槽的所述侧壁相对于所述厚度方向的角度相比，所述第四区的侧面相对于所述厚度方向的角度小。因此，凭借第四区进行的电荷补偿可以更充分地起效。优选地，所述碳化硅层具有六方晶系的晶体结构。所述碳化硅层的栅沟槽的侧壁包括由{0-33-8}面和{0-11-4}面中的至少一者构成的区域。因此，可以增大侧壁上的载流子迁移率。因此，可以抑制碳化硅半导体器件的导通电阻。制造本专利技术的碳化硅半导体器件的方法包括下述的步骤。制备碳化硅层，所述碳化娃层具有在厚度方向上彼此相反的第一表面和第二表面。所述碳化娃层包括第一区、第二区、第三区和第四区。所述第一区构成所述第一表面并且具有第一导电类型。所述第二区设置在所述第一区上，通过所述第一区与所述第一表面隔开并且具有不同于所述第一导电类型的第二导电类型。所述第三区设置在所述第二区上，通过所述第二区与所述第一区隔离，并且具有所述第一导电类型。所述第四区设置在所述第一区中，所处的位置远离所述第一表面和所述第二区的每个，并且具有所述第二导电类型。在所述第二表面上，形成具有侧壁的栅沟槽，所述栅沟槽经过所述第三区和所述第二区直至到所述第一区，并且所处的位置远离所述第四区。在所述栅沟槽的所述侧壁上形成栅绝缘膜。在所述栅绝缘膜上形成栅电极。在所述碳化硅层的所述第一区上形成第一电极。在所述碳化硅层的所述第三区上形成第二电极。根据通过本制造方法得到的碳化硅半导体器件，通过由第四区的耗尽而产生的其它极性的固定电荷，补偿由第一区的耗尽而产生的正负极性之一的固定电荷所造成的厚度方向上的电场的至少一部分。换句话讲，提供了电荷补偿结构。因此，厚度方向上的电场强度的最大值得以抑制。因此，可以提高碳化硅半导体器件的击穿电压。根据本制造方法，第四区所处的位置远离第二区。因此，可以避免出现第四区中的杂质影响用作沟道的第二区的事件。优选地，使用热蚀 刻形成栅沟槽。因此，栅沟槽的侧壁的面取向可以被设置成晶体学的特定取向。优选地，制备碳化硅层的步骤包括以下步骤。制备构成所述第一表面并部分地构成所述第一区的基部。通过外延生长，在所述基部上形成所述第四区。在所述第四区处形成暴露所述基部的一部分的穿通部。形成嵌入部和覆盖部，所述嵌入部部分地构成所述第一区并且填充所述第四区的穿通部，所述覆盖部部分地构成所述第一区并且覆盖所述嵌入部和所述基部。在所述覆盖部上形成所述第二区和所述第三区。因此，可以在第一区处设置经过第四区的部分。优选地，可以通过具有物理蚀刻作用的蚀刻来形成穿通部。因此，形成穿通部所涉及的蚀刻可以更垂直地执行。因此，构成穿通部的内面的第四区的侧面可以沿着厚度方向设置。因此，凭借第四区进行的电荷补偿可以更充分地起效。在以上描述中，“在碳化硅层的第一区上”的叙述可能意味着“直接”和“间接”在第一区上中的任一种。根据结合附图对本专利技术的以下详细描述，本专利技术的以上和其它目的、特征、方面和优点将变得更清楚。附图说明图1是示意性地表示根据本专利技术的第一实施例的碳化硅半导体器件的构造的局部横截面图。图2是沿着图3至图5的每个中的I1-1I线截取的局部横截面图，其示意性地表示图1的碳化硅半导体器件中的碳化硅层的构造。图3和图4分别是示意性地表示图2中的碳化硅层的构造的局部立体图和局部平面图。图5是进一步详细示出图4中的碳化硅层的构造的局部平面图。图6是示意性地表示用于制造根据本专利技术的第一实施例的碳化硅半导体器件的方法中的第一步骤的局部横截面图。图7是示意性地表示用于制造根据本专利技术的第一实施例的碳化硅半导体器件的方法中的第二步骤的局部平面图。图8是沿着图7中的VII1-VIII线截取的示意性局部横截面图。图9至图12是分别示意性地表示用于制造根据本专利技术的第一实施例的碳化硅半导体器件的方法中的第三步骤至第六步骤的局部横截面图。图13是示意性地表示用于制造根据本专利技术的第一实施例的碳化硅半导体器件的方法中的第七步骤的局部平面图。图14是沿着图13中的XIV-XIV线截取的示意性局部横截面图。图15是示意性地表示用于制造根据本专利技术的第一实施例的碳化硅半导体器件的方法中的第八步骤的局部横截面图。图16是示意性地表示用于制造根据本专利技术的第一实施例的碳化硅半导体器件的方法中的第九步骤的局部平面图。图17是沿着图16中的XVI1-XVII线截取的示意性局部横截面图。图18至图22是分别示意性地表示用于制造根据本专利技术的第一实施例的碳化硅半导体器件的方法中的第十步骤至第十四步骤的局部横截面图。图23是示意性地表示根据本专利技术的第二实施例的碳化硅半导体器件构造的局部横截面图。图24是示意性地表示图23的碳化硅半导体器件本文档来自技高网...
【技术保护点】
一种碳化硅半导体器件（100、100D），包括：碳化硅层（10），其具有在厚度方向上彼此相反的第一表面（F1）和第二表面（F2），所述碳化硅层包括第一区（11）、第二区（12）、第三区（13）和第四区（14），其中所述第一区（11）构成所述第一表面并且具有第一导电类型，所述第二区（12）设置在所述第一区上从而通过所述第一区与所述第一表面隔开，并且具有不同于所述第一导电类型的第二导电类型，所述第三区（13）设置在所述第二区上，通过所述第二区与所述第一区隔离，并且具有所述第一导电类型，所述第四区（14）设置在所述第一区中，所处的位置远离所述第一表面和所述第二区的每个，并且具有所述第二导电类型，以及栅绝缘膜（21），其设置在所述第二区上，以连接所述第一区和所述第三区，栅电极（30），其设置在所述栅绝缘膜上，第一电极（31），其设置在所述第一区上，以及第二电极（32），其设置在所述第三区上。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林秀树，增田健良，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。