具有新式边缘鳍状件的FINFET结构制造技术

一种半导体器件，包括形成在硅衬底上的场效应晶体管(finFET)。该器件包括：多个有源区，每一个都具有被分为规则鳍状件和至少一个边缘鳍状件的多个等间隔鳍状件；栅极结构，在规则鳍状件之上；以及漏极区和源极区，电连接至规则鳍状件并且与至少一个边缘鳍状件隔开。边缘鳍状件可以是浮置的、连接至电势源或者用作去耦电容器的一部分。本发明专利技术还提供了一种具有新式边缘鳍状件的FINFET结构。

【技术实现步骤摘要】
具有新式边缘鳍状件的FINFET结构
本专利技术整体涉及半导体晶体管设计，并且更特别地，涉及鳍式场效应晶体管(FinFET)。
技术介绍
在集成电路(IC)的数字和模拟区中形成晶体管。晶体管通常通过向有源区提供衬底中的掺杂源极/漏极区、衬底之上的栅极绝缘层以及栅极绝缘层之上的栅电极来形成。接触件使源极/漏极区和栅电极与具有在多个金属间介电(IMD)层中形成的多个水平导电图案层和垂直通孔层的导电互连结构连接。当IC尺寸收缩时，晶体管设计变为具有多个栅极的三维设计，特别是鳍式场效应晶体管(FinFET)。FinFET器件通常包括具有高纵横比的多个半导体鳍状件，其中，形成用于晶体管的沟道和源极/漏极区。在半导体鳍状件的一部分的侧部之上并且沿着其形成栅极。因为FinFET是三维的，所以有效宽度大于相应平面晶体管。除了有源区的宽度之外，有效FinFET宽度还包括鳍状件的突出部分(即，鳍状件的高度)的两倍。换句话说，鳍状件的突出部分增加FinFET的有效宽度。鳍状件的使用增加用于相同表面区域的沟道和源极/漏极区的表面区域。FinFET中增加的表面区域产生了更快、更可靠并且更好控制的半导体晶体管器件，其消耗功率较少。虽然FinFET器件提供改进的特征，但是仍继续寻找减小大规模生产工艺效应的设计改进。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种半导体器件，包括：半导体衬底，包括多个有源区，所述多个有源区中的每一个均包括：多个等间隔鳍状件，包括一个或多个规则鳍状件和至少一个边缘鳍状件；栅极结构，在所述一个或多个规则鳍状件之上；以及漏极区和源极区，所述漏极区和所述源极区电连接至所述一个或多个规则鳍状件并且与所述至少一个边缘鳍状件隔开，其中，所述一个或多个规则鳍状件、所述栅极结构、所述漏极区以及所述源极区形成鳍式场效应晶体管(FinFET)。在该半导体器件中，所述栅极结构被进一步设置在所述至少一个边缘鳍状件之上。在该半导体器件中，所述栅极结构和所述至少一个边缘鳍状件形成去耦电容器。在该半导体器件中，进一步包括：互连件，将所述至少一个边缘鳍状件电连接至所述栅极结构。在该半导体器件中，进一步包括：设置在所述至少一个边缘鳍状件之上的所述栅极结构的一部分，其中，所述栅极结构的该部分使所述栅极结构的导电元件与所述至少一个边缘鳍状件直接接触。在该半导体器件中，进一步包括：互连件，将所述至少一个边缘鳍状件电连接至电压源。在该半导体器件中，所述至少一个边缘鳍状件是一至四个鳍状件。在该半导体器件中，每个规则鳍状件的有效沟道宽度具有小于约5％的变化。根据本专利技术的另一方面，提供了一种基于鳍式场效应晶体管(FinFET)的半导体器件，包括：数字区和模拟区，所述模拟区包括多个有源区，其中，所述多个有源区中的每一个均包括：多个鳍状件，包括一个或多个规则鳍状件和至少一个边缘鳍状件；多个栅极结构，在所述一个或多个规则鳍状件之上；以及漏极区和源极区，所述漏极区和所述源极区电连接至所述一个或多个规则鳍状件并且与所述至少一个边缘鳍状件隔开，其中，所述至少一个边缘鳍状件和相邻的规则鳍状件之间的距离比两个相邻规则鳍状件之间的距离大一倍至五倍。在该半导体器件中，所述多个栅极结构被进一步设置在所述至少一个边缘鳍状件之上。在该半导体器件中，所述多个栅极结构和所述至少一个边缘鳍状件形成至少一个去耦电容器。在该半导体器件中，进一步包括：互连件，将所述至少一个边缘鳍状件电连接至所述多个栅极结构。在该半导体器件中，进一步包括：互连件，将所述至少一个边缘鳍状件电连接至电压源。在该半导体器件中，进一步包括：设置在所述至少一个边缘鳍状件之上的所述多个栅极结构的一部分，其中，所述多个栅极结构的该部分使所述栅极结构的导电元件与所述至少一个边缘鳍状件直接接触。在该半导体器件中，所述数字区包括多个数字有源区，其中，所述多个数字有源区中的每一个均包括：多个等间隔鳍状件，由规则鳍状件组成；多个栅极结构，在所述多个等间隔鳍状件之上；以及漏极区和源极区，所述漏极区和所述源极区电连接至所述多个等间隔鳍状件。在该半导体器件中，每个规则鳍状件的有效沟道宽度具有小于约3％的变化。根据本专利技术的又一方面，提供了一种方法，包括：提供硅衬底；在所述硅衬底上形成多个鳍状件以及所述多个鳍状件之间的氧化物层；跨过所述多个鳍状件的第一部分形成多个栅极结构；跨过所述多个鳍状件的第二部分形成源极区；跨过所述多个鳍状件的所述第二部分形成漏极区；以及跨过所述多个鳍状件的所述第二部分形成多条金属线，其中，所述鳍状件的所述第二部分小于所述多个鳍状件，并且所述鳍状件的所述第一部分至少覆盖所述鳍状件的所述第二部分。在该半导体器件中，进一步包括：形成将电压源电连接至所述多个鳍状件的第三部分的互连件，所述多个鳍状件的所述第三部分与所述源极区和所述漏极区隔开。在该半导体器件中，进一步包括：形成包括所述多个鳍状件的第三部分的去耦电容器，所述多个鳍状件的所述第三部分与所述源极区和所述漏极区隔开。在该半导体器件中，进一步包括：形成将所述多个栅极结构和所述多个鳍状件的第三部分电连接的互连件，所述多个鳍状件的所述第三部分与所述源极区和所述漏极区隔开。附图说明图1是根据本专利技术的一个或多个实施例的鳍式场效应晶体管(FinFET)的立体图。图2是根据本专利技术的一个或多个实施例的两个场效应晶体管(FinFET)的俯视图。图3A和图3B是根据本专利技术的多个实施例的FinFET的俯视图和FinFET的电路示意图。图4A和图4B是根据本专利技术的一些实施例的FinFET的俯视图和FinFET的电路示意图。图5A和图5B是根据本专利技术的一些实施例的FinFET的俯视图和FinFET的电路示意图。图6是根据本专利技术的一些实施例的两个FinFET的俯视图。图7是根据本专利技术的一些实施例的两个FinFET的俯视图。图8是根据本专利技术的多个实施例的用于形成鳍状件电容器的另一个方法的流程图。具体实施方式示例性实施例的该说明旨在关于附图读取，其被认为是整个编写的说明书的一部分。在说明书中，诸如“下部”、“上部”、“水平”、“垂直”、“之上”、“之下”、“向上”、“向下”、“顶部”和“底部”以及其派生词(例如，“水平地”、“向下地”、“向上地”等)的关系术语应给被解释为是指正论述的附图中描述或示出的定向。这些关系术语便于说明并且不要求装置在特定定向上被构建或操作。除非另外指出，关于诸如“连接”和“互连”的附着、连接、耦合等的术语是指结构直接或通过插入结构间接地固定或附着到另一个结构的关系、以及可移动或刚性附着或关系。不同图中的类似术语由类似参考数字表示。当集成电路(IC)尺寸减小时，平面晶体管逐渐增加不期望的短沟道效果，尤其是“截止状态”泄漏电流，这增加了器件要求的待机耗电量(idlepower)。在鳍式场效应晶体管(FinFET)中，沟道由多个表面上的多个栅极围绕，能够更有效地抑制“截止状态”泄漏电流。FinFET具有较高驱动电流并且比传统平面晶体管更加紧凑。FinFET使用基本为矩形的鳍状件结构。在一种方法中，首先在如图1中示出为衬底101的体硅材料上形成浅沟槽隔离(STI)部件105。STI部件105之间的沟槽的底部是暴露的体硅。然后，在沟槽中生长硅，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，包括多个有源区，所述多个有源区中的每一个均包括：多个等间隔鳍状件，包括一个或多个规则鳍状件和至少一个边缘鳍状件；栅极结构，在所述一个或多个规则鳍状件之上；以及漏极区和源极区，所述漏极区和所述源极区电连接至所述一个或多个规则鳍状件并且与所述至少一个边缘鳍状件隔开，其中，所述一个或多个规则鳍状件、所述栅极结构、所述漏极区以及所述源极区形成鳍式场效应晶体管(FinFET)。

【技术特征摘要】
2012.02.07 US 13/368,0271.一种半导体器件，包括：半导体衬底，包括多个有源区，所述多个有源区中的每一个均包括：多个等间隔鳍状件，包括一个或多个规则鳍状件和至少一个边缘鳍状件；栅极结构，在所述一个或多个规则鳍状件之上，其中，所述栅极结构被进一步设置在所述至少一个边缘鳍状件之上；漏极区和源极区，所述漏极区和所述源极区电连接至所述一个或多个规则鳍状件并且与所述至少一个边缘鳍状件隔开；以及第一互连件，将所述至少一个边缘鳍状件电连接至所述栅极结构；其中，所述一个或多个规则鳍状件、所述栅极结构、所述漏极区以及所述源极区形成鳍式场效应晶体管(FinFET)。2.根据权利要求1所述的半导体器件，其中，所述栅极结构和所述至少一个边缘鳍状件形成去耦电容器。3.根据权利要求1所述的半导体器件，进一步包括：设置在所述至少一个边缘鳍状件之上的所述栅极结构的一部分，其中，所述栅极结构的该部分使所述栅极结构的导电元件与所述至少一个边缘鳍状件直接接触。4.根据权利要求1所述的半导体器件，进一步包括：第二互连件，将所述至少一个边缘鳍状件电连接至电压源。5.根据权利要求1所述的半导体器件，其中，所述至少一个边缘鳍状件是一至四个鳍状件。6.根据权利要求1所述的半导体器件，其中，每个规则鳍状件的有效沟道宽度具有小于5％的变化。7.一种基于鳍式场效应晶体管(FinFET)的半导体器件，包括：数字区和模拟区，所述模拟区包括多个有源区，其中，所述多个有源区中的每一个均包括：多个鳍状件，包括一个或多个规则鳍状件和至少一个边缘鳍状件；多个栅极结构，在所述一个或多个规则鳍状件之上，其中，所述多个栅极结构被进一步设置在所述至少一个边缘鳍状件之上；漏极区和源极区，所述漏极区和所述源极区电连接至所述一个或多个规则鳍状件并且与所述至少一个边缘鳍状件隔开；以及第一互连件，将所述至少一个边缘鳍状件电连接至所述多个栅极结构；其中，所述至少一个边缘鳍状...

【专利技术属性】
技术研发人员：陈重辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：