半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法。一种半导体器件，包括：半导体元件；支撑基板；用于密封半导体元件及其周边的绝缘材料层；在绝缘材料层中提供的金属薄膜布线层，其一部分暴露在外表面上；以及在绝缘材料层中提供并电连接到金属薄膜布线层的金属过孔，其中提供多个半导体元件，并且各半导体元件通过绝缘材料层叠以便每个半导体元件的电路表面面向金属薄膜布线层，以及每个半导体元件的电极衬垫被暴露而没有被层叠在其上的半导体元件隐藏，并电连接到金属薄膜布线层。可以更小和更薄的尺寸制造半导体器件，而且通过使得多个半导体芯片成为垂直层叠结构可以减少制造步骤的数目。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体器件及其制造方法。更具体地，本专利技术涉及具有其中垂直层叠多个半导体芯片的结构的多芯片封装型半导体器件及其制造方法。
技术介绍
根据最近对高性能并且轻便、超薄以及更小电子设备的要求，发展了电子部件的高密度集成和甚高密度安装，并且在前述电子设备中使用的半导体器件的尺寸减小同样比以往任何时候发展都快。作为制造如LSI单元或者IC模块的半导体器件的方法，如图10中所示，存在一种制造通过如下方式获得的叠层MCP（多芯片封装）的方法：首先使在电性能测试中被检测为无缺陷的多个半导体元件2的电路表面面向相同方向并且以各半导体元件的电极衬垫（未示出）被暴露而没有被其它半导体元件隐藏的方式在支撑基板43上层叠这样的半导体元件2，通过线接合46电连接半导体元件的电极衬垫和支撑基板43，其后，用密封树脂55密封产品，形成焊料球56作为外部连接端子，并且单独切割半导体元件以完成半导体器件（例如，参考日本专利申请No.2002-33442）。然而，对于如上所述获得的常规半导体器件，因为使用线接合用于连接，所以半导体元件仅有一侧或者两侧可以与支撑基板电连接，所以存在仅两个半导体元件可以同时操作的限制。另外，存在减薄层叠多个半导体元件的封装的要求，而且为了满足此要求，减少每个半导体元件的厚度并且安装这样的薄半导体元件并且减少如线接合的连接构件的高度是必须的。然而，连接到半导体元件的线接合的连接需要在安装的半导体元件上经过，而如果连接构件的高度很低，其将与半导体元件连接引起短路。因此，为了防止除半导体元件的电极以外的部分与线接合接触，如图11所示，在半导体元件2的电极形成部分或者侧面或者背面的一部分上形成作为保护树脂层的绝缘材料层34以防止短路（例如，参考日本专利申请No.2009-49118）.当同时操作多于两个半导体元件时，需要层叠半导体元件以便直接连接要操作的两个半导体元件以用于与两个半导体元件的同时操作。因此，半导体器件的尺寸变大，并且源于层叠结构的差的热辐射，在半导体元件中的结的温度升高，因此导致不可能进行前述同时操作的问题。最近的趋势，要求半导体封装尺寸下降和可安装的半导体元件数量增加。为了满足这些要求，下列方面被提议并且发展；即，具有POP（层叠封装）结构的半导体器件，其中另一个半导体封装或者电路板层叠在半导体封装上（日本专利专利技术No.2008-218505）以及具有TSV（硅通孔）结构的半导体器件（日本专利专利技术No.2010-278334）。现在基于图8解释常规POP结构半导体器件。POP（层叠封装）是一种封装模式其中多个不同LSI被作为独立封装组装，被测试并且随后层叠封装。通过层叠在半导体封装41上的另一个半导体封装42配置半导体器件40。在下半导体封装41的基板43上安装半导体元件44，并且在半导体元件44的周边处形成电极衬垫（未示出）和基板上的电极衬垫45通过线46电连接。用密封构件47密封半导体元件44的整个表面。另外，半导体封装41和半导体封装42通过在半导体封装42的下表面上形成的外部连接端子48（焊料球）基于回流互相电连接。POP的优点是作为层叠多个上述封装的结果安装区域可以在安装器件上增加，并且因为每个封装可以独立测试，可以减少成品率损耗。然而，用POP，因为独立封装是独立组装并且完成的封装被层叠，所以难以基于半导体元件的尺寸的减小（缩小）减少组装成本，并且存在叠层模块的组装成本很昂贵的问题。现在参考图9解释常规TSV结构半导体器件。如图9所示，半导体器件50具有一种结构，其中多个半导体元件51具有彼此相同的功能和结构并且使用相同制造掩模分别制备以及通过树脂层53层叠在插入基板52上。每个半导体元件51都是使用硅基板的半导体元件并且都通过垂直于硅基板的多个贯穿电极（TSV：硅通孔）54电连接到上和下邻接半导体元件并且用密封树脂55密封。同时，插入基板52是由树脂制造的电路板并且在其背面形成多个外部连接端子（焊料球）56。对于常规TSV（硅通孔）叠层模块结构，因为向每个独立的半导体元件提供通孔所以存在半导体元件损坏的可能性，并且其还需要增加几个在通孔中形成过孔电极的复杂并且成本高的晶片工艺。因此，这导致整个垂直叠层模块的成本的明显增加。另外，对于常规结构，层叠并且安装不同尺寸的芯片很困难并且源于如在存储器件中的在相同芯片的层叠之后所必须的“用于每个层的不同重布线层的增加”，与普通存储器件模块相比制造成本增加明显，并且存在不能通过大规模制造减少成本的问题。
技术实现思路
本专利技术的一个目标是提供一种半导体器件及其制造方法，其可以获得更小并且更薄的半导体器件并且通过使得多个半导体芯片成为垂直层叠结构明显减少了制造步骤的数目。为了获得前述目标，本专利技术的专利技术人通过发现前述目标可以通过下述配置实现而完成了本专利技术；即，通过采用作为单元结构部件的结构，该结构包括半导体元件，用于密封所述半导体元件及其周边的绝缘材料层，在所述绝缘材料层中提供的金属薄膜布线层，金属薄膜布线层的一部分暴露在外表面上；以及在所述绝缘材料层中提供并电连接到所述金属薄膜布线层的金属过孔，其中提供多个所述半导体元件，并且各半导体元件通过绝缘材料层叠以便每个半导体元件的电路表面面向所述金属薄膜布线层，以及其中每个半导体元件的电极衬垫被暴露而没有被层叠在其上的所述半导体元件隐藏，并电连接到所述金属薄膜布线层。换句话说，本专利技术如下所述：（1）一种半导体器件，包括；半导体元件；支撑基板；绝缘材料层，用于密封所述半导体元件及其周边；金属薄膜布线层，被提供在所述绝缘材料层中，所述金属薄膜布线层的一部分在外表面上暴露；以及金属过孔，被提供在所述绝缘材料层中并电连接到所述金属薄膜布线层，其中提供多个所述半导体元件，并且各半导体元件通过绝缘材料层叠以便每个半导体元件的电路表面面向所述金属薄膜布线层，以及每个半导体元件的电极衬垫被暴露而没有被层叠在其上的所述半导体元件隐藏，并电连接到所述金属薄膜布线层。（2）一种半导体器件，包括多个层叠在支撑基板上的单元结构部件，每个单元结构部件包括：半导体元件；绝缘材料层，用于密封所述半导体元件及其周边；金属薄膜布线层，被提供在所述绝缘材料层中，所述金属薄膜布线层的一部分在外表面上暴露；以及金属过孔，被提供在所述绝缘材料层中并电连接到所述金属薄膜布线层，其中提供多个所述半导体元件，并且各半导体元件被层叠为每个半导体元件的电路表面面向所述金属薄膜布线层，以及每个半导体元件的电极衬垫被暴露而没有被层叠在其上的所述半导体元件隐藏，并电连接到所述金属薄膜布线层。其中各所述单元结构部件通过所述金属过孔电连接。（3）根据上述（1）或（2）的半导体器件，其中由各自不同的绝缘材料构成的多个绝缘材料层形成所述绝缘材料层。（4）根据上述（1）到（3）的任意一个的半导体器件，其中由光敏绝缘树脂层和非光敏绝缘树脂层形成所述绝缘材料层。（5）根据上述（1）到（4）的任意一个的半导体器件，其中所述支撑基板由金属材料构成，以及所述支撑基板连接到GND。（6）根据上述（1）到（4）的任意一个的半导体器件，其中所述支撑基板由有机材料构成或者由有机材料和金属导体构成。（7）根据上述（6）的半导体器件，其中其它半导体封装或者电本文档来自技高网...

【技术保护点】
一种半导体器件，包括；半导体元件；支撑基板；绝缘材料层，用于密封所述半导体元件及其周边；金属薄膜布线层，被提供在所述绝缘材料层中，所述金属薄膜布线层的一部分在外表面上暴露；以及金属过孔，被提供在所述绝缘材料层中并电连接到所述金属薄膜布线层，其中提供多个所述半导体元件，并且各半导体元件通过绝缘材料层叠以便每个半导体元件的电路表面面向所述金属薄膜布线层，以及每个半导体元件的电极衬垫被暴露而没有被层叠在其上的所述半导体元件隐藏，并电连接到所述金属薄膜布线层。

【技术特征摘要】
2012.02.08 JP 025042/20121.一种半导体器件，包括：半导体元件；支撑基板；第一绝缘材料层，用于密封所述半导体元件及其周边；金属薄膜布线层，形成在所述第一绝缘材料层的上表面；第二绝缘材料层，形成在第一绝缘材料层的形成有所述金属薄膜布线层的表面上；以及金属过孔，形成为在所述第一绝缘材料层中从所述支撑基板连结到所述金属薄膜布线层，并电连接到所述金属薄膜布线层，其中提供多个所述半导体元件，并且各半导体元件通过绝缘材料层叠以便每个半导体元件的电路表面面向所述金属薄膜布线层，所述金属薄膜布线层的一部分通过在第二绝缘材料层中形成位于所述金属过孔之上的开口而暴露于外表面，以确保所述金属过孔与外部电连接，每个半导体元件的电极衬垫被暴露而没有被层叠在其上的所述半导体元件隐藏，并通过在电极衬垫上的第一绝缘材料层中形成、且由导电材料填充的开口而电连接到所述金属薄膜布线层。2.一种半导体器件，包括多个层叠在支撑基板上的单元结构部件，每个单元结构部件包括：半导体元件；第一绝缘材料层，用于密封所述半导体元件及其周边；金属薄膜布线层，形成在所述第一绝缘材料层的上表面；第二绝缘材料层，形成在第一绝缘材料层的形成有所述金属薄膜布线层的表面上；以及金属过孔，形成为在所述第一绝缘材料层中从所述支撑基板连结到所述金属薄膜布线层，并电连接到所述金属薄膜布线层，其中提供多个所述半导体元件，并且各半导体元件通过绝缘材料层叠为每个半导体元件的电路表面面向所述金属薄膜布线层，所述金属薄膜布线层的一部分通过在第二绝缘材料层中形成位于所述金属过孔之上的开口而暴露于外表面，以确保所述金属过孔与外部电连接，每个半导体元件的电极衬垫被暴露而没有被层叠在其上的所述半导体元件隐藏，并通过在电极衬垫上的第一绝缘材料层中形成、且由导电材料填充的开口而电连接到所述金属薄膜布线层，其中各所述单元结构部件通过所述金属过孔电连接。3.根据权利要求1或2的半导体器件，其中由各自不同的绝缘材料构成的多个绝缘材料层形成所述第一绝缘材料层。4.根据权利要求3的半导体器件，其中由光敏绝缘树脂层和热固绝缘树脂层形成所述第一绝缘材料层。5.根据权利要求1或2的半导体器...

【专利技术属性】
技术研发人员：泽地茂典，山方修武，井上广司，板仓悟，近井智哉，堀将彦，胜又章夫，
申请(专利权)人：株式会社吉帝伟士，
类型：发明
国别省市：