半导体装置及其制造方法制造方法及图纸

本发明专利技术的半导体装置及其制造方法包括：准备形成有电极的半导体晶片，经由凸块将形成于半导体芯片的第一半导体元件与半导体晶片的电极电连接；连接半导体晶片与半导体芯片之前或之后，在相互对置的半导体晶片与半导体芯片的间隙形成第一绝缘树脂层；在半导体晶片上以直至达到掩埋半导体芯片的厚度的方式形成第二绝缘树脂层；研磨第二绝缘树脂层和半导体芯片直至半导体芯片达到规定的厚度；在第二绝缘树脂层上和半导体芯片上形成第一绝缘层，在第一绝缘层和第二绝缘树脂层形成使电极露出的开口部；用导电性材料掩埋开口部；在第一绝缘层上形成与掩埋开口部的导电性材料相连接的布线；形成与布线电连接的第一端子；以及将半导体晶片研磨成规定的厚度。

Semiconductor device and manufacturing method

The semiconductor device of the invention and the manufacturing method thereof include: preparing a semiconductor wafer with an electrode, electrically connecting the first semiconductor element formed in the semiconductor chip with the electrode of the semiconductor chip via a bump; forming a first insulating resin layer between the semiconductor chip and the semiconductor chip before or after connecting the semiconductor chip and the semiconductor chip; and The second insulating resin layer is formed on the semiconductor chip until the thickness of the buried semiconductor chip is reached; the second insulating resin layer and the semiconductor chip are ground until the semiconductor chip reaches the specified thickness; the first insulating edge layer is formed on the second insulating resin layer and the semiconductor chip, and the opening part which makes the electrode exposed is formed on the first insulating layer and the second insulating resin layer; the second insulating resin layer and the semiconductor chip are ground until the thickness of the buried semiconductor chip is reached The opening part is buried by the electric material; the wiring connected with the conductive material of the opening part is formed on the first insulating layer; the first terminal electrically connected with the wiring is formed; and the semiconductor wafer is ground to a specified thickness.

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体装置及其制造方法。尤其涉及包括薄型半导体层叠结构的半导体模块的半导体装置及其制造方法。
技术介绍
以往，为了实现电子设备的小型化，制成包括多个半导体芯片的半导体模块。对于内置于这种半导体模块的半导体芯片彼此的连接，出于高带宽化和降低消耗电力的目的，除了采用现有的引线键合以外，还采用了利用形成于半导体芯片表面上的凸状电极(凸块)的凸块连接(例如，专利文献1)。近年来，为了实现半导体装置的薄型化或形成穿通硅过孔(TSV，ThroughSiliconVia)的过孔，需要半导体芯片的薄型化，并提出了薄型半导体晶片的各种加工方法(例如，专利文献2、专利文献3)。然而，在制造将薄型半导体芯片之间凸块连接的半导体模块的情况下，存在有可能发生因背面研磨(BSG)带的使用或划片、拾取(pickup)而引起的芯片开裂、凸块连接时的因薄型芯片的翘曲引起的凸块连接不良等的担忧的问题。另外，若为了处理薄型晶片而使用晶片支撑件，则还存在会增加相应的成本的问题。(现有技术文献)(专利文献)专利文献1：日本特许第4809957号专利文献2：日本特开2010-267653号公报专利文献3：日本特开2012-084780号公报
技术实现思路
本专利技术的目的在于提供抑制芯片开裂以及凸块连接不良并且可制造成品率和可靠性得以提高的半导体装置的半导体装置的制造方法。另外，本专利技术的目的在于提供不使用晶片支撑件而以晶片级制造半导体装置，据此可降低制造成本的半导体装置的制造方法。本专利技术一个实施方式的半导体装置的制造方法的特征在于，包括以下步骤：准备形成有电极的半导体晶片，并经由凸块将形成于半导体芯片的第一半导体元件与上述半导体晶片的上述电极电连接；在连接上述半导体晶片与上述半导体芯片之前或之后，在相互对置的上述半导体晶片与上述半导体芯片的间隙中形成第一绝缘树脂层；在上述半导体晶片上以直至达到掩埋上述半导体芯片的厚度为止的方式形成第二绝缘树脂层；对上述第二绝缘树脂层和上述半导体芯片进行研磨，直至上述半导体芯片达到规定的厚度为止；在上述第二绝缘树脂层上和上述半导体芯片上形成第一绝缘层，并在上述第一绝缘层和上述第二绝缘树脂层形成用于使上述电极露出的开口部；用导电性材料掩埋上述开口部；在上述第一绝缘层上形成与掩埋了上述开口部的导电性材料相连接的布线；形成与上述布线电连接的第一端子；以及将上述半导体晶片研磨成规定的厚度，其中，将上述半导体晶片研磨成规定的厚度是指对上述半导体晶片进行研磨，直至达到完工厚度为止。根据本专利技术的一个实施方式，上述半导体晶片也可以具有形成有第二半导体元件的多个元件区域。根据本专利技术的一个实施方式，也可以将上述多个元件区域的一个元件区域与多个上述半导体芯片相连接。根据本专利技术的一个实施方式，本专利技术还可以包括以下步骤：在上述半导体晶片上形成一端部与上述第二半导体元件电连接的掩埋电极；在形成上述第一端子之后，对上述半导体晶片进行研磨，直至上述掩埋电极的另一端部的近前为止；使上述掩埋电极的另一端部露出；以及形成与露出的上述掩埋电极的另一端部电连接的第二端子。根据本专利技术的一个实施方式，本专利技术还可以包括以下步骤：在将上述电极与上述第一半导体元件凸块连接之前，沿着上述元件区域的边界线，在上述半导体晶片上形成宽度比划片宽度宽且深度在上述完工厚度以上的槽；以及在对上述半导体晶片进行研磨直至达到完工厚度之后，将上述半导体晶片单片化，其中上述单片化可以指沿着形成于上述半导体晶片的上述槽以比上述槽窄的划片宽度将上述半导体晶片单片化。本专利技术的一个实施方式的半导体装置的制造方法的特征在于，包括以下步骤：准备形成有电极的半导体晶片，并准备形成有第一半导体元件且具有与上述第一半导体元件电连接的掩埋电极的第一半导体芯片；经由第一凸块将上述第一半导体芯片的上述第一半导体元件与上述半导体晶片的上述电极电连接；在连接上述半导体晶片与上述第一半导体芯片之前或之后，在相互对置的上述半导体晶片与上述第一半导体芯片的间隙中形成第一绝缘树脂层；在上述半导体晶片上以直至达到掩埋上述第一半导体芯片的厚度的方式形成第二绝缘树脂层；对上述第二绝缘树脂层和上述第一半导体芯片进行研磨，直至上述第一掩埋电极的另一端部的近前为止；使上述第一掩埋电极的上述另一端部露出；在上述第一半导体芯片上形成用于覆盖上述第一掩埋电极的上述另一端部的第一绝缘层；在上述第一绝缘层上形成经由接触孔与上述第一掩埋电极的上述另一端部相连接的端子；经由第二凸块将上述端子与形成于第二半导体芯片的第二半导体元件电连接；在连接上述端子与上述第二半导体芯片之前或之后，在相互对置的上述端子和上述第一绝缘层与上述第二半导体芯片的间隙中形成第三绝缘树脂层；在上述第一绝缘层上以直至达到掩埋上述第二半导体芯片的厚度为止的方式形成第四绝缘树脂层；对上述第四绝缘树脂层和上述第二半导体芯片进行研磨，直至上述第二半导体芯片达到规定的厚度为止；在上述第四绝缘树脂层上和上述第二半导体芯片上形成第二绝缘层；在上述第二绝缘层、上述第四绝缘树脂层、上述第一绝缘层以及上述第二绝缘树脂层形成用于使形成于上述半导体晶片且与上述第一半导体元件电连接的电极露出的开口部；用导电性材料掩埋上述开口部；在上述第二绝缘层上形成与掩埋上述开口部的导电性材料相连接的布线；形成与上述布线电连接的第一端子；以及将上述半导体晶片研磨成规定的厚度，其中将上述半导体晶片研磨成规定的厚度是指对上述半导体晶片进行研磨直至达到完工厚度为止。根据本专利技术的一个实施方式，上述半导体晶片可以具有形成有第三半导体元件的多个元件区域。根据本专利技术的一个实施方式，可以将上述多个元件区域的一个元件区域与多个上述第一半导体芯片相连接。本专利技术的一个实施方式的半导体装置的制造方法还可以包括以下步骤：经由上述第一凸块将上述电极与至少一个形成于第三半导体芯片的第四半导体元件电连接。根据本专利技术的一个实施方式，还可以包括以下步骤：在上述半导体晶片形成一端部与上述第三半导体元件电连接的第二掩埋电极；在形成上述第一端子之后，对上述半导体晶片进行研磨，直至上述第二掩埋电极的另一端部的近前为止；使上述第二掩埋电极的另一端部露出；以及形成与露出的上述第二掩埋电极的另一端部电连接的第二端子。根据本专利技术的一个实施方式，还可以包括以下步骤：在将上述电极与上述第一掩埋电极的一端部凸块连接之前，沿着上述元件区域的边界线，在上述半导体晶片上形成宽度比划片宽度宽且深度在上述完工厚度以上的槽；以及在对上述半导体晶片进行研磨直至达到上述完工厚度之后，将上述半导体晶片单片化，其中上述单片化可以指沿着形成于上述半导体晶片的上述槽以比上述槽窄的划片宽度将上述半导体晶片单片化。根据本专利技术，可以提供能够制造抑制芯片开裂以及凸块连接不良而使成品率和可靠性得以提高的半导体装置的半导体装置的制造方法。另外，可提供可降低制造成本的半导体装置的制造方法。附图说明图1A为用于说明本专利技术第一实施方式的半导体装置的本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括以下步骤：/n提供包括电极的半导体晶片；/n经由凸块将形成于半导体芯片的第一半导体元件与所述电极电连接；/n在所述半导体晶片上形成第一绝缘树脂层直至达到掩埋所述半导体芯片的厚度为止；/n移除所述第一绝缘树脂层的部分和所述半导体芯片的部分直至所述半导体芯片的厚度达到第一预定厚度为止；/n在所述第一绝缘树脂层和所述半导体芯片上形成第一绝缘层；/n提供第一导电布线，所述第一导电布线被电耦接至所述电极且延伸穿过所述第一绝缘层和所述第一绝缘树脂层；/n在所述第一绝缘层上形成第二导电布线，所述第二导电布线与所述第一导电布线连接；/n形成与所述第二导电布线电连接的第一端子；以及/n移除所述半导体晶片的部分直至所述半导体晶片的厚度达到第二预定厚度为止。/n

【技术特征摘要】
20140911 JP 2014-1857081.一种半导体装置的制造方法，其特征在于，包括以下步骤：
提供包括电极的半导体晶片；
经由凸块将形成于半导体芯片的第一半导体元件与所述电极电连接；
在所述半导体晶片上形成第一绝缘树脂层直至达到掩埋所述半导体芯片的厚度为止；
移除所述第一绝缘树脂层的部分和所述半导体芯片的部分直至所述半导体芯片的厚度达到第一预定厚度为止；
在所述第一绝缘树脂层和所述半导体芯片上形成第一绝缘层；
提供第一导电布线，所述第一导电布线被电耦接至所述电极且延伸穿过所述第一绝缘层和所述第一绝缘树脂层；
在所述第一绝缘层上形成第二导电布线，所述第二导电布线与所述第一导电布线连接；
形成与所述第二导电布线电连接的第一端子；以及
移除所述半导体晶片的部分直至所述半导体晶片的厚度达到第二预定厚度为止。


2.根据权利要求1所述的半导体装置的制造方法，其特征在于，提供所述第一导电布线包括：
在所述第一绝缘层和所述第一绝缘树脂层中形成开口部以露出所述电极；以及
用导电性材料填充所述开口部。


3.根据权利要求1所述的半导体装置的制造方法，其特征在于，进一步包括：
在连接所述半导体晶片与所述半导体芯片之前或之后，用第二绝缘树脂层填充所述半导体晶片与所述半导体芯片之间的间隙。


4.根据权利要求1所述的半导体装置的制造方法，其特征在于：
移除所述第一绝缘树脂的部分包括研磨所述第一绝缘树脂层。


5.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体晶片包括多个元件区域，所述多个元件区域各包括第二半导体元件；
所述第二半导体元件包括掩埋电极，所述掩埋电极具有与所述第二半导体元件电连接的第一端部；以及
所述制造方法进一步包括：
在形成所述第一端子之后，使与所述第一端部相对的所述掩埋电极的第二端部露出；以及
形成第二端子，所述第二端子与所述掩埋电极的所述第二端部电连接。


6.根据权利要求1所述的半导体装置的制造方法，其特征在于，进一步包括：
沿着形成作为所述半导体晶片的部分的多个元件区域之间的边界线，在所述半导体晶片形成宽度比划片宽度宽的槽；以及
将所述半导体晶片单片化；
其中将所述半导体晶片单片化包括沿着形成于所述半导体晶片的所述槽单片化所述半导体晶片，以及其中所述划片宽度比所述槽的宽度窄。


7.根据权利要求6所述的半导体装置的制造方法，其特征在于：
移除所述半导体晶片的部分包括移除直到所述半导体晶片的厚度达到完工厚度为止；以及
所述槽的...

【专利技术属性】
技术研发人员：松原宽明，近井智哉，石堂仁则，中村卓，本多广一，出町浩，熊谷欣一，作元祥太朗，渡边真司，细山田澄和，中村慎吾，宫腰武，岩崎俊宽，玉川道昭，
申请(专利权)人：株式会社吉帝伟士，
类型：发明
国别省市：日本;JP