半导体器件及其制造方法技术

公开了半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括：在工件的沟槽内形成电容器，电容器包括底部电极、设置在底部电极上方的介电层和设置在介电层上方的顶部电极。保护层形成在电容器的上方。形成电容器和形成保护层包括：优化沟槽的宽度、底部电极的厚度、介电层的厚度、顶部电极的厚度和保护层的厚度中的至少一个，使得保护层完全覆盖顶部电极。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地来说，涉及。
技术介绍
作为实例，半导体器件用于各种电子应用，诸如个人计算机、移动电话、数码相机和其他电子设备。通常通过在半导体衬底的上方顺序沉积绝缘层或介电层、导电层和半导体材料层以及使用光刻图案化各种材料层以在其上形成电路部件和元件来制造半导体器件。电容器是在半导体器件中广泛用于存储电荷的元件。电容器主要包括通过绝缘材料隔离的两个导电极板。电容器用于诸如电子滤波器、模数转换器、存储器件的应用、控制应用以及许多其他类型的半导体器件应用。 半导体工业持续通过不断减小最小部件尺寸来提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，从而允许更多的部件集成到给定面积中。随着半导体器件的部件尺寸的缩小，用于电容器和其他部件的制造工艺变得更加具有挑战性。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种制造半导体器件的方法，所述方法包括:在工件中的沟槽内形成电容器，所述电容器包括:底部电极；介电层，设置在所述底部电极上方；和顶部电极，设置在所述介电层上方；以及在所述电容器的上方形成保护层，其中，形成所述电容器和形成所述保护层包括优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度中的至少一个，使得所述保护层完全覆盖所述顶部电极，其中，优化包括使用等式I或等式2:等式1:w < 2X (a+b+c);或等式2:w > 2X (a+b+c+d);其中，w是所述沟槽的宽度，a是所述底部电极的厚度，b是所述介电层的厚度，c是所述顶部电极的厚度，以及d是所述保护层的厚度。在该方法中，使用等式I优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度和所述顶部电极的厚度中的至少一个。在该方法中，所述顶部电极充分填充所述沟槽的内部区域。在该方法中，所述沟槽在所述工件的顶面中的开口的下方的位置处向外弯曲。 在该方法中，形成所述保护层包括非共形沉积工艺。在该方法中，使用等式2优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度中的至少一个。该方法还包括:使用等式3和等式4优化所述保护层的厚度:等式3:d 彡 d' >(0.2Xd);以及等式4:d彡d >(0.2父(1);其中，(1'包括所述顶部电极上方的所述沟槽的侧壁上的所述保护层的厚度，以及其中，d包括所述顶部电极上方的所述沟槽的底面上的所述保护层的厚度。在该方法中，所述沟槽的侧壁在所述工件内的垂直方向上基本平直。在该方法中，形成所述保护层包括基本共形的沉积工艺。在该方法中，使用等式5优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度中的至少一个:等式5 < 2X(a+b+c+d)ο在该方法中，所述沟槽在所述工件的顶面中的开口下方的位置处向外弯曲。在该方法中，形成所述保护层包括非共形沉积工艺。在该方法中，所述保护层在所述沟槽的上方连续，以及其中，形成所述保护层在所述保护层下方的所述沟槽内形成空隙。在该方法中，优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度中的至少一个改进所述顶部电极上方的所述保护层的阶梯覆盖。根据本专利技术的另一方面，提供了一种制造半导体器件的方法，所述方法包括:提供工件；在所述工件中形成沟槽；在所述沟槽的上方形成底部电极；在所述底部电极的上方形成介电层；在所述介电层的上方形成顶部电极；以及在所述顶部电极的上方形成保护层，其中，电容器包括所述顶部电极、所述介电层和所述底部电极，以及其中，使用等式1、等式2或等式5，优化所述沟槽的宽度、`所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度中的至少一个，使得所述保护层完全覆盖所述顶部电极:等式1:w < 2X (a+b+c)；等式2:w > 2X (a+b+c+d);或等式5:w<2X (a+b+c+d);其中，w是所述沟槽的宽度，a是所述底部电极的厚度，b是所述介电层的厚度，c是所述顶部电极的厚度，以及d是所述保护层的厚度。根据本专利技术的又一方面，提供了一种半导体器件，包括:工件；电容器，设置在所述工件的沟槽内，所述电容器包括:底部电极；介电层，设置在所述底部电极上方；和顶部电极，设置在所述介电层上方；以及保护层，设置在所述顶部电极的上方，其中，所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度满足等式I或等式2:等式1:w < 2X (a+b+c);或等式2:w > 2X (a+b+c+d);其中，w是所述沟槽的宽度，a是所述底部电极的厚度，b是所述介电层的厚度，c是所述顶部电极的厚度，以及d是所述保护层的厚度。在该半导体器件中，所述保护层包括:SiON、SiO2或SixNy。在该半导体器件中，所述保护层的厚度包括大约20埃或者更小。在该半导体器件中，所述沟槽的宽度包括大约0.1 μ m或者更小，以及其中，所述工件内的所述沟槽的深度包括大约I μ m或者更小。在该半导体器件中，在存储器设备、存储器件、软错误率(SER)保护或稳定电路、逻辑电路、模拟电路、滤波器、模数转换器、控制电路、电压调节器、延迟电路、存储增强电路或支持电路中实施所述电容器。附图说明为了更好地理解本公开内容及其优点，将结合附图所进行以下描述作为参考，其中:图1A、图1B和图1C示出了用于电容器的各种沟槽形状的截面图；图2至图8是根据本公开内容的实施例的处于各个制造阶段的在稍微弯曲沟槽中制造电容器的方法的截面图；图9示出了在底部形状弯曲的沟槽中实施的实施例的截面图；图10示出了在沟槽侧壁基本垂直的沟槽中实施的实施例的截面图；图11和图12示出了沟槽弯曲且在保护层下方的沟槽内形成空隙的实施例的截面图；以及图13是示出根据本公开内容的实施例的制造半导体器件的电容器的方法的流程图。除非另有指定，否则不同附图中的对应符号和标号通常是指对应部件。绘制附图以清楚地示出实施例的相关方面，并且不需要按比例绘制。具体实施例方式以下详细讨论本公 开内容的各个实施例的制造和使用。然而，应该理解，本公开内容提供了许多可以在各种具体环境下实现的可应用专利技术概念。所讨论的特定实施例仅仅是制造和使用本公开内容的具体方式，并不用于限制本公开内容的范围。本公开内容的实施例涉及半导体器件的制造工艺，更具体地，涉及电容器的形成。将描述新颖的。使用根据实施例的新方法形成半导体器件100的深沟槽电容器130 (参见图8)。图1A、图1B和图1C示出了分别用于根据本公开内容的实施例的电容器的各种沟槽104、104'和104的截面图。图1B和图1B示出了沟槽104和IOf分别在工件102的顶面中的开口的下方向外弯曲的实施例。图1C示出了沟槽104的侧壁在工件102的垂直方向上基本平直的实施例。首先，参照图1A，为了制造电容器，提供工件102。例如，工件102可以包括包含硅或其他半导体材料的半导体衬底，并且可以被绝缘材料覆盖。工件102还可以包括其他有源部件或电路(未示出)。例如，工件102可以包括单晶硅上本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在工件中的沟槽内形成电容器，所述电容器包括：底部电极；介电层，设置在所述底部电极上方；和顶部电极，设置在所述介电层上方；以及在所述电容器的上方形成保护层，其中，形成所述电容器和形成所述保护层包括优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度中的至少一个，使得所述保护层完全覆盖所述顶部电极，其中，优化包括使用等式1或等式2：等式1：w＜2×（a+b+c）；或等式2：w＞2×（a+b+c+d）；其中，w是所述沟槽的宽度，a是所述底部电极的厚度，b是所述介电层的厚度，c是所述顶部电极的厚度，以及d是所述保护层的厚度。

【技术特征摘要】
2012.01.31 US 13/363,2931.一种制造半导体器件的方法，所述方法包括: 在工件中的沟槽内形成电容器，所述电容器包括:底部电极；介电层，设置在所述底部电极上方；和顶部电极，设置在所述介电层上方；以及 在所述电容器的上方形成保护层，其中，形成所述电容器和形成所述保护层包括优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度中的至少一个，使得所述保护层完全覆盖所述顶部电极，其中，优化包括使用等式I或等式2: 等式 1:w < 2X (a+b+c);或 等式 2:w > 2X (a+b+c+d)； 其中，w是所述沟槽的宽度，a是所述底部电极的厚度，b是所述介电层的厚度，c是所述顶部电极的厚度，以及d是所述保护层的厚度。2.根据权利要求1所述的方法，其中，使用等式I优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度和所述顶部电极的厚度中的至少一个。3.根据权利要求2所述的方法，其中，所述顶部电极充分填充所述沟槽的内部区域。4.根据权利要求2所述的方法，其中，所述沟槽在所述工件的顶面中的开口的下方的位置处向外弯曲。5.根据权利要求2所述的方法，其中，形成所述保护层包括非共形沉积工艺。6.根据权利要求1所述的方法，其中，使用等式2优化所述沟槽的宽度、所述底部电极的厚度、所述介电层的厚度、所述顶部电极的厚度和所述保护层的厚度中的至少一个。7.根据权利要求6所述的方法，还包括:使用等式3和等式4优化所述保护层的厚度: 等式 3:d ^ cT >(0.2Xd);以及 等式 4:d 彡 d >(0.2Xd)； 其中，d'包括所述顶部电极上方的...

【专利技术属性】
技术研发人员：涂国基，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：