集成电路制造技术

本实用新型专利技术涉及集成电路。一种集成电路，包括：第一倒装芯片封装件，所述第一倒装芯片封装件包括形成在第一半导体衬底的可用制造层上的功能模块；第二倒装芯片封装件，所述第二倒装芯片封装件包括形成在第二半导体衬底的可用制造层上的集成波导；以及衬底，被构造为在所述第一倒装芯片封装件和所述第二倒装芯片封装件之间提供互连以使所述第一倒装芯片封装件和所述第二倒装芯片封装件通信耦接。所述集成电路能够以增加的数据速率和/或频率并在更长的距离内进行通信。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术主要涉及集成电路的功能模块之间的无线通信，具体地，涉及将波导与功能模块结合以利用多路接入传输方案进行无线通信。
技术介绍
半导体器件制造工序通常用于将集成电路制造在半导体衬底上以形成半导体晶圆。经常将各种半导体晶圆之间的集成电路封装在一起以形成电子设备，诸如移动设备或个人计算设备。这些集成电路经常利用导线和/或迹线彼此互连并利用这些导线和/或迹线相互通信。通常，导线和/或迹线适用于在使用低数据速率和/或低频率以进行相对短的距离通信时集成电路之间的通信。然而，当数据速率、频率和/或距离增加时，导线和/或迹线的物理特性可以使集成电路之间的通信劣化。例如，在这些增加的数据速率、频率和/或距离处，导线和/或迹线的不期望的或寄生电容和/或电感会使集成电路之间的通信劣化。电子设计师正在制造新的电子设备，所述新的电子设备包括以增加的数据速率和/或频率并在更长的距离内进行通信的更多集成电路，从而充分利用导线和/或迹线来解决通信问题。因此，需要在更长的距离增加的数据速率和/或频率时使集成电路互连，克服上述缺点。根据以下具体实施方式，本技术的其他方面和优点将变得显而易见。
技术实现思路
为了克服现有技术中当数据速率、频率和/或距离增加时，导线和/或迹线的物理特性使集成电路之间的通信劣化的缺点，提出了本技术。根据本技术的一个方面，提供了一种集成电路，包括:第一倒装芯片封装件，所述第一倒装芯片封装件包括形成在第一半导体衬底的可用制造层上的功能模块；第二倒装芯片封装件，所述第二倒装芯片封装件包括形成在第二半导体衬底的可用制造层上的集成波导；以及衬底，被构造为在第一倒装芯片封装件和第二倒装芯片封装件之间提供互连以使第一倒装芯片封装件和第二倒装芯片封装件通信耦接。优选地，第一倒装芯片封装件包括:第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使多个焊接凸块熔化而耦接至形成在衬底上的第二多个芯片焊盘。第二倒装芯片封装件包括:第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使多个焊接凸块熔化而耦接至形成在衬底上的第二多个芯片焊盘。所述衬底选自由半导体衬底和印刷电路衬底组成的组。所述衬底包括:传输线，被构造为使第一倒装芯片封装件和第二倒装芯片封装件通信耦接。优选地，衬底被构造为向第一倒装芯片封装件和第二倒装芯片封装件提供功率信号。第一倒装芯片封装件包括:传输线，被构造为从耦接至集成电路的另一个电路接收功率信号。第一倒装芯片封装件还包括:第一多个芯片焊盘，包括多个焊接凸块，被构造通过使多个焊接凸块熔化而耦接至形成在其他电路上的第二多个芯片焊盘。优选地，第一倒装芯片封装件包括:传输线，被构造为使第二倒装芯片封装件与耦接至集成电路的另一个电路通信耦接。第一倒装芯片封装件还包括:第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使多个焊接凸块熔化而耦接至形成在另一个电路上的第二多个芯片焊盘。优选地，集成波导包括:第一导电元件，形成在第二半导体衬底的多个制造层中的第一可用制造层上；以及第二导电元件，形成在所述多个制造层中的第二可用制造层上。其中，第一和第二导电元件被构造和配置为分别形成第一平行板和第二平行板，并且其中，第一平行板和第二平行板被构造和配置为形成平行板波导。其中，第一导电元件和第二导电元件被表征为由空腔区域分开。所述空腔区域为第一导电元件和第二导电元件之间的不含导电材料的区域。优选地，第一导电元件包括多个相位开口部。所述多个相位开口部可构造为打开或关闭以对集成波导的运行特征进行动态配置。优选地，衬底包括:波导控制器模块，被构造为控制是否打开或关闭多个相位开口部的每一个。优选地，衬底包括:多个可用制造层，与多个绝缘层相互交叉，互连在多个可用制造层和多个绝缘层之间布线以使第一倒装芯片封装件和第二倒装芯片封装件通信耦接。优选地，衬底被构造为从耦接至集成电路的另一个电路接收功率信号并将功率信号提供至第一倒装芯片封装件和第二倒装芯片封装件。所述衬底包括:第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使多个焊接凸块熔化而耦接至形成在另一个电路上的多个第二芯片焊盘。所述集成电路能够以增加的数据速率和/或频率并在更长的距离内进行通信。附图说明参照附图对本技术的实施方式进行描述。在附图中，类似的编号表示相同或功能相似的元件。另外，编号最左边的数字标识编码首次出现的附图。图1示出了根据本技术示例性实施方式的半导体晶圆的示意性框图；图2示出了根据本技术示例性实施方式的形成在半导体衬底上的集成电路的第一框图；图3示出了根据本技术示例性实施方式的形成在半导体晶圆上的集成电路的第二框图；图4示出了根据本技术示例性实施方式的可以实现为集成电路的一部分的功能模块的框图；图5示出了根据本技术示例性实施方式的集成电路的第一示例性结构和配置；图6示出了根据本技术示例性实施方式的实现为集成电路的第一示例性结构和配置的一部分的第一集成波导；图7示出了根据本技术示例性实施方式的可以用于集成波导的第一导电元件；图8示出了根据本技术示例性实施方式的可以用于第一集成波导的第二导电元件；图9示出了根据本技术示例性实施方式的第一集成波导的发送(transmit)操作模式；图10示出了根据本技术示例性实施方式的第一集成波导的接收操作模式；图11示出了根据本技术示例性实施方式的集成电路的第二示例性结构和配置；图12示出了根据本技术示例性实施方式的实现为集成电路的第二示例性结构和配置的一部分的第二集成波导；图13A示出了根据本技术示例性实施方式的可以用于对第二集成波导的运行特征进行动态配置的第一机电设备的第一示例性结构；图13B示出了根据本技术示例性实施方式的第一机电设备的第二示例性配置；图14A示出了根据本技术示例性实施方式的可以用于对第二集成波导的运行特征进行动态配置的第二机电设备的第一示例性结构；图14B示出了根据本技术示例性实施方式的第二机电设备的第二示例性结构；图15示出了根据本技术示例性实施方式的集成电路的功能模块的倒装芯片结构；图16示出了根据本技术示例性实施方式的实现为集成电路的一部分的集成波导的倒装芯片结构；图17示出了根据本技术示例性实施方式的集成电路的第三示例性结构和配置；图18示出了根据本技术示例性实施方式的集成电路的第四示例性结构和配置；图19示出了根据本技术示例性实施方式的集成电路的第五示例性结构和配置；图20示出了根据本技术示例性实施方式的集成电路的一个或多个功能模块的第一示例性结构和配置；图21示出了根据本技术示例性实施方式的集成电路的第六示例性结构和配置；图22示出了根据本技术示例性实施方式的集成电路的一个或多个功能模块的第二示例性结构和配置；图23示出了根据本技术示例性实施方式的集成电路的第七示例性结构和配置；图24示出了根据本技术示例性实施方式的示例性多芯片模块(MCM)；图25示出了根据本技术示例性实施方式的无线集成电路测试环境的示意性框图；图26示出了根据本技术示例性实施方式的在无线集成电路测试环境中实现的无线自动测试设备的示意性框图；图27示出了根据本技术示例性实施方式的实现为无线自动测试设备的本文档来自技高网...

【技术保护点】
一种集成电路，包括：第一倒装芯片封装件，所述第一倒装芯片封装件包括形成在第一半导体衬底的可用制造层上的功能模块；第二倒装芯片封装件，所述第二倒装芯片封装件包括形成在第二半导体衬底的可用制造层上的集成波导；以及衬底，被构造为在所述第一倒装芯片封装件和所述第二倒装芯片封装件之间提供互连以使所述第一倒装芯片封装件和所述第二倒装芯片封装件通信耦接。

【技术特征摘要】
2011.09.29 US 13/248,6731.一种集成电路，包括: 第一倒装芯片封装件，所述第一倒装芯片封装件包括形成在第一半导体衬底的可用制造层上的功能模块； 第二倒装芯片封装件，所述第二倒装芯片封装件包括形成在第二半导体衬底的可用制造层上的集成波导；以及 衬底，被构造为在所述第一倒装芯片封装件和所述第二倒装芯片封装件之间提供互连以使所述第一倒装芯片封装件和所述第二倒装芯片封装件通信耦接。2.根据权利要求1所述的集成电路，其中，所述第一倒装芯片封装件包括: 第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使所述多个焊接凸块熔化而耦接至形成在所述衬底上的第二多个芯片焊盘。3.根据权利要求1所述的集成电路，其中，所述第二倒装芯片封装件包括: 第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使所述多个焊接凸块熔化而耦接至形成在所述衬底上的第二多个芯片焊盘。4.根据权利要求1所述的集成电路，其中，所述衬底选自由半导体衬底和印刷电路衬底组成的组。5.根据权利要求1所述的集成电路,其中,所述衬底包括: 传输线，被构造为使所述第一倒装芯片封装件和所述第二倒装芯片封装件通信耦接。6....

【专利技术属性】
技术研发人员：迈克尔·布尔斯，阿里亚·列扎·贝赫扎德，艾哈迈德礼萨·罗福加兰，赵子群，热苏斯·阿方索·卡斯坦德达，
申请(专利权)人：美国博通公司，
类型：实用新型
国别省市：