应力增强的半导体器件制造技术

本发明专利技术提供一种半导体器件。该半导体器件包括半导体衬底。半导体器件包括设置在衬底上方的栅极。衬底具有凹槽。半导体器件包括沿着凹槽涂覆的沟槽衬垫。沟槽衬垫包括半导体晶体材料。沟槽衬垫直接邻接源极/漏极应力源器件。半导体器件还包括设置在沟槽衬垫上并填充凹槽的介电沟槽元件。半导体器件包括设置在衬底中的源极/漏极应力源器件。该源极/漏极应力源器件被设置在栅极和沟槽衬垫之间。本发明专利技术提供了应力增强的半导体器件。

【技术实现步骤摘要】
应力增强的半导体器件
本专利技术涉及半导体器件，具体而言，涉及应力增强的半导体器件。
技术介绍
半导体集成电路(IC)产业经历了快速增长。IC材料和设计上的技术进步产生了IC代，其中，每代都具有比前一代更小且更复杂的电路。然而，这些进步增加了加工和制造IC的复杂性，为了实现这些进步，需要在IC加工和制造方面的类似发展。在集成电路发展过程中，功能密度(即，每芯片面积上互连器件的数量)大幅增加了，而几何尺寸(即，采用制造工艺可以做出的最小元件(或线))降低了。这种按比例缩小工艺通常通过提高生产效率和降低相关成本而带来益处。这种按比例缩小也产生了相对较高的功耗值，其可以通过使用低功耗器件(诸如，互补金属氧化物半导体(CMOS)器件)来解决。晶体管器件可以是应变的-例如，通过施加应力-以改进其导电沟道中的载流子迁移率。应力可以由邻近沟道形成的源极/漏极应力源提供。然而，根据源极/漏极应力源相对于自由边界(例如，浅沟槽隔离)的位置，可以基本上减小由源极/漏极应力源提供的应力，从而降低了载流子迁移率。常规应变的晶体管器件没有对这个问题提供很好的解决方案。因此，虽然现有应变的晶体管器件大体上足以实现它们的预期目的，但是在各个方面尚不是完全令人满意的。
技术实现思路
一方面，本专利技术提供了一种半导体器件，该半导体器件包括：栅极结构，其位于衬底上方；源极/漏极元件，其位于所述栅极结构旁边且至少部分位于所述衬底中；以及隔离结构，其位于所述衬底中且邻近所述源极/漏极元件，其中：所述隔离结构包括被衬垫层至少部分包围的介电部；以及所述衬垫层包括晶体材料。在所述的半导体器件中，所述衬垫层与所述源极/漏极元件物理接触。在所述的半导体器件中，所述衬垫层产生所述隔离结构和所述源极/漏极元件之间的应力。在所述的半导体器件中，所述衬垫层的所述晶体材料包括不同于所述衬底的材料的半导体材料。在所述的半导体器件中，所述衬底包含硅；以及所述晶体材料包括III-V族化合物和II-VI族化合物中之一。在所述的半导体器件中，所述隔离结构的所述介电部包括浅沟槽隔离(STI)。在所述的半导体器件中，所述源极/漏极元件的材料组分不同于所述衬底的材料组分。在所述的半导体器件中，所述源极/漏极元件包括硅锗材料和碳化硅材料之一。另一方面，本专利技术提供了一种半导体器件，所述半导体器件包括：栅极，其被设置在半导体衬底上方；沟槽衬垫，其沿着所述衬底中的凹槽涂覆；介电沟槽元件，其被设置在所述沟槽衬垫上并填充所述凹槽；以及源极/漏极应力源器件，其被设置在所述衬底中且在所述栅极和所述沟槽衬垫之间；其中：所述沟槽衬垫包含半导体晶体材料；以及所述沟槽衬垫直接邻接所述源极/漏极应力源器件。在所述的半导体器件中，所述沟槽衬垫的所述半导体晶体材料包括III-V族材料和II-VI族材料之一。在所述的半导体器件中，所述沟槽衬垫将应力传递至所述源极/漏极应力源器件。在所述的半导体器件中，所述介电沟槽元件通过所述沟槽衬垫与所述衬底的所述半导体材料隔离。在所述的半导体器件中，所述源极/漏极应力源器件基本上不与所述衬底的表面共面。在所述的半导体器件中，所述源极/漏极应力源器件包括硅锗和碳化硅之一。又一方面，本专利技术提供了一种制造半导体器件的方法，所述方法包括：在半导体衬底中形成凹槽；沿着所述凹槽形成衬垫层，所述衬垫层包含不同于所述衬底的材料的半导体晶体材料；此后，用介电材料填充所述凹槽，在所述衬垫层上形成所述介电材料，以使其被所述衬垫层至少部分地包围；以及在所述衬底中形成源极/漏极元件，所述源极/漏极元件与所述衬垫层物理接触。在所述的方法中，所述衬垫层和所述源极/漏极元件之间的物理接触产生对所述源极/漏极元件的应力。在所述的方法中，所述衬垫层包括选自由III-V族化合物、和II-VI族化合物组成的组的材料。在所述的方法中，形成所述源极/漏极元件包括：在所述衬底中形成开口；以及在所述开口中外延生长硅锗材料和碳化硅材料之一。在所述的方法中，形成开口包括：以使得所述衬垫层在一个或多个蚀刻工艺期间基本上不被蚀刻的方式实施对所述衬底的一个或多个蚀刻工艺。所述的方法进一步包括：在形成所述源极/漏极元件之前，在所述衬底上方形成栅极结构。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。图1是示出根据本专利技术的各个方面的制造半导体器件的方法的流程图。图2至图8是根据本专利技术的各个方面的在各个制造阶段中的半导体器件的简化横截面图。具体实施方式应当了解为了实施本专利技术的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不打算限定。再者，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接触形成的实施例，并且也可以包括其中可以形成介入第一和第二部件中的额外的部件，使得第一和第二部件可以不直接接触的实施例。为了简明和清楚，可以任意地以不同的比例绘制各种部件。图1中示出了根据本专利技术的各个方面的制造应变半导体器件的方法20的流程图。方法20包括框30，其中，在半导体衬底中形成凹槽。方法20包括框40，其中，沿着凹槽形成衬垫层。衬垫层包含不同于衬底的材料的半导体晶体材料。在一些实施例中，衬垫层包含选自由III-V族化合物和II-VI族化合物组成的组的材料。方法20包括框50，其中，用介电材料填充凹槽。在衬垫层上形成介电材料，以使其被衬垫层至少部分地包围。方法20包括框60，其中，在衬底中形成源极/漏极元件。源极/漏极元件与衬垫层物理接触。衬垫层和源极/漏极元件之间的物理接触产生对源极/漏极元件的应力。在一些实施例中，框60包括在衬底中形成开口并且在该开口中外延生长硅锗材料和碳化硅材料之一。可以通过以使得衬垫层在一个或多个蚀刻工艺期间基本上不被蚀刻的方式对衬底实施一个或多个蚀刻工艺来形成开口。可以理解，在图1的方法20之前、期间、以及之后可以提供额外的工艺，并且在本文中对一些其他工艺仅进行简述。图2至图8是根据图1的方法20的实施例的在各个制造阶段的半导体器件100的一部分的示意性部分横截面侧视图。半导体器件100可以是集成电路或者其一部分，可以包括存储器电路和/或逻辑电路、无源元件(诸如，电阻器、电容器、以及电感器)和有源元件(诸如，P-沟道场效应晶体管(pFET)、N-沟道FET(nFET)、金属氧化物半导体场效应晶体管(MOSFET)或互补金属氧化物半导体(CMOS)晶体管)。应该注意，半导体器件100的一些部件可以用CMOS工艺流程制造。为了更好地理解本专利技术的专利技术概念，简化了图2至图8。现在参考图2，半导体器件100包括衬底110。根据本领域中公知的设计要求，衬底110可以具有各种掺杂结构。在所示出的实施例中，衬底110包括晶体硅材料。可选地，衬底110还可以包括其他元素半导体，诸如，锗和金刚石。而且，在一些实施例中，衬底110可以包括化合物半导体和/或合金半导体。还可以理解，为了简明起见，此处的横截面图仅示出衬底110的一部分，并且衬底110可以包含本文未示出的其他部件。本文档来自技高网...

【技术保护点】
一种半导体器件，包括：栅极结构，位于衬底上方；源极/漏极元件，位于所述栅极结构旁边且至少部分位于所述衬底中；以及隔离结构，位于所述衬底中且邻近所述源极/漏极元件；其中：所述隔离结构包括被衬垫层至少部分包围的介电部；以及所述衬垫层包括晶体材料。

【技术特征摘要】
2011.11.14 US 13/295,1781.一种半导体器件，包括：栅极结构，位于衬底上方；源极/漏极元件，位于所述栅极结构旁边且至少部分位于所述衬底中；以及隔离结构，位于所述衬底中且邻近所述源极/漏极元件；其中：所述隔离结构包括被衬垫层至少部分包围的介电部；以及所述衬垫层包括晶体材料，所述衬垫层与所述源极/漏极元件物理接触，并且通过所述衬垫层增大了所述隔离结构与所述源极/漏极元件之间的界面面积从而增大了所述源极/漏极元件带来的应力。2.根据权利要求1所述的半导体器件，其中，所述衬垫层的所述晶体材料包括不同于所述衬底的材料的半导体材料。3.根据权利要求2所述的半导体器件，其中：所述衬底包含硅；以及所述晶体材料包括III-V族化合物和II-VI族化合物中之一。4.根据权利要求1所述的半导体器件，其中，所述隔离结构的所述介电部包括浅沟槽隔离(STI)。5.根据权利要求1所述的半导体器件，其中，所述源极/漏极元件的材料组分不同于所述衬底的材料组分。6.根据权利要求1所述的半导体器件，其中，所述源极/漏极元件包括硅锗材料和碳化硅材料之一。7.一种半导体器件，包括：栅极，设置在半导体衬底上方；沟槽衬垫，沿着所述衬底中的凹槽涂覆；介电沟槽元件，设置在所述沟槽衬垫上并填充所述凹槽；以及源极/漏极应力源器件，设置在所述衬底中且在所述栅极和所述沟槽衬垫之间；其中：所述沟槽衬垫包含半导体晶体材料；以及所述沟槽衬垫直接邻接所述源极/漏极应力源器件，并且通过所述沟槽衬垫层增大了所述介电沟槽元件与所述源极/漏极应力源器件之间的界面面积从而增大了所述源极/漏极应力源器件带来的应力。8.根据权利...

【专利技术属性】
技术研发人员：吴政宪，柯志欣，万幸仁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：台湾;71