半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及半导体装置及其制造方法。根据本发明专利技术的一种半导体装置包括：第一鳍片，由第一半导体材料形成；以及第二鳍片，包括由第二半导体材料形成的层，其中所述第一半导体材料是硅，而所述第二半导体材料是硅锗。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
随着半导体技术的持续发展，器件的关键尺寸不断降低。在此趋势下，提出了鳍片(fin)式半导体器件，诸如鳍片式晶体管(FinFET)。现今，鳍片式半导体器件广泛用在存储器和逻辑器件等领域中。在H.Kawasaki 等人所著的 “Challenges and Solutions ofFinFET Integrationin an SRAM Cell and a Logic Circuit for 22 nmnode and beyond”(IEDM 2009,第289-292页)中提出了适于更小尺寸的节点的FinFET技术。在该非专利文献中，利用SIT (sidewallimage transfer,侧壁图像传递)来制造用于半导体器件的鳍片。然而，器件的沟道宽度的离散性(变化)成为这样的FinFET技术所要面对的一个问题。另一方面，鳍片的高度高，可以为栅极留下更多的空间。然而随着鳍片的尺寸(特别是，厚度(或者，宽度))的不断缩减，鳍片在器件制造工艺中的垮塌和被不期望地去除也成为一个重要的问题。因此，存在对减轻或解决上述问题的需求。针对此，专利技术人提出了新颖的富有创造性的，以减轻或消除现有技术中的一个或更多个问题。
技术实现思路
本专利技术的专利技术人注意到，如果可以提高器件中载流子的迁移率，则可以降低对鳍片尺寸的日益紧张的要求。本专利技术的目的之一在于:至少减轻或解决上述的一个或更多个问题。本专利技术一个实施例的目的在于:提高鳍片式半导体器件中载流子的迁移率，从而降低对器件尺寸的要求。本专利技术的又一目的在于，提供一种半导体装置，包括:第一鳍片，由第一半导体材料形成；以及第二鳍片，包括由第二半导体材料形成的层，其中所述第一半导体材料是硅，而所述第二半导体材料是硅锗。优选地，所述第二鳍片还包括在所述由第二半导体材料形成的层下的由第一半导体材料形成的层。优选地，所述半导体装置还包括分别在所述第一鳍片和所述第二鳍片上的硬掩模层。优选地，所述半导体装置还包括在所述第一鳍片和所述第二鳍片下的绝缘体层。优选地，所述第一鳍片用于形成N沟道半导体器件，而所述第二鳍片用于形成P沟道半导体器件。优选地，所述半导体装置还包括用于所述N沟道半导体器件和P沟道半导体器件的栅极绝缘层和栅极。优选地，用于所述N沟道半导体器件的栅极和用于所述P沟道半导体器件的栅极分别由具有相应的适当功函数的金属形成。根据本专利技术另一方面，提供了一种制造半导体装置的方法，包括以下步骤:(a)提供第一衬底，所述第一衬底具有第一半导体层以及在所述第一半导体层上的硬掩模层，其中所述第一半导体层包括第一区域和第二区域，所述第一区域包括由第一半导体材料形成的层，而所述第二区域包括由第二半导体材料形成的层，其中所述第一半导体材料是Si，而所述第二半导体材料是SiGe ;(b)在所述硬掩模上形成具有第一图案和第二图案的掩模，以使得第一图案位于所述第一区域上，而第二图案位于所述第二区域上；以及(C)利用所述掩模刻蚀所述硬掩模和所述第一半导体层，以在所述第一区域中形成第一鳍片并在所述第二区域中形成第二鳍片，并且使得所述第一鳍片由所述第一半导体材料形成，而所述第二鳍片包括由第一半导体材料形成的层。优选地，所述第一鳍片适于形成N沟道半导体器件，而所述第二鳍片适于形成P沟道半导体器件。优选地，形成所述掩模的步骤(b)包括:(bl)在所述硬掩模层上形成芯轴层，所述芯轴层中形成有开口，所述开口的两个侧壁分别在所述第一区域和所述第二区域上；(b2)形成分别在所述开口的两个侧壁上的第一间隔物和第二间隔物，来分别作为所述第一图案和所述第二图案；以及(b3)去除所述芯轴层。优选地，所述方法还包括如下步骤:(d)去除所述掩模。优选地，所述方法还包括如下步骤:(e)去除所述硬掩模。优选地，提供第一衬底的步骤(a)包括:(al)提供第二衬底，所述第二衬底包括初始半导体层，所述初始半导体层由Si形成；以及(a2)在所述初始半导体层中选择性地形成SiGe 层。优选地，所述第一衬底还包括在所述第一半导体层下的绝缘体层。优选地，步骤(a2)包括:(a21)在所述初始半导体层上形成牺牲阻挡层；(a22)形成穿过所述牺牲阻挡层并延伸到所述初始半导体层中的开口 ；(a23)在所述开口中选择性地生长SiGe ;以及(a24)去除所述牺牲阻挡层。优选地，所述方法还包括:(a3)在(a2)步骤之后，对所形成的SiGe层进行退火或氧化。优选地，所述方法还包括:(f)形成用于所述N沟道半导体器件和P沟道半导体器件的栅极绝缘层和栅极。优选地，用于所述N沟道半导体器件的栅极和用于所述P沟道半导体器件的栅极分别由具有相应的适当功函数的金属形成。尽管本专利技术在先进的半导体制造技术(例如，对于存储器器件和逻辑器件)是特别有用的，然而本专利技术并不限于此。实际上，本专利技术具有广泛的应用范围。从下面结合附图的具体描述，本专利技术的其他的优点、目的、方面将变得更加明了。附图说明本申请包含附图。附图与说明书一起用于说明本专利技术的原理。通过参考附图阅读下面的详细描述，将更好地理解本专利技术，在附图中:图1是示出了根据本专利技术实施例的半导体装置的制造方法中提供衬底的步骤的示意图；图2是示出了根据本专利技术实施例的半导体装置的制造方法中在衬底中形成第二半导体材料层的示意图；图3是示出了根据本专利技术实施例的半导体装置的制造方法中、在图2的步骤后形成硬掩模层的步骤的示意图；图4是示出了根据本专利技术实施例的半导体装置的制造方法中、在图3所示的步骤之后形成图案化的掩模的示意图；图5A-5C是示出了根据本专利技术实施例的半导体装置的制造方法中、形成图案化的掩模的多种方法的多个示意图；图6是示出了根据本专利技术实施例的半导体装置的制造方法中、在形成图案化的掩模之后进行刻蚀以形成鳍片的示意图；图7A和7B是示出了根据本专利技术实施例的半导体装置的制造方法中、在形成鳍片之后去除掩模以及去除掩模和硬掩模的示意图；以及图8A和8B是示出了根据本专利技术实施例的半导体装置的制造方法中、在图7A和7B所示的步骤之后形成栅极绝缘层和栅极的步骤的示意图。应当理解，这些附图仅仅是示例性的，而不是限制本专利技术的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分(例如，层或部件)可以被相对于其他的一些放大，以便更加清楚地说明本专利技术的原理。并且，那些可能导致使得本专利技术的要点模糊的细节并未在附图中示出。具体实施例方式下面将结合附图说明本专利技术的实施例。图1是示出了根据本专利技术实施例的半导体装置的制造方法中提供衬底的步骤的示意图。如图1所示，提供初始衬底100。初始衬底100包括初始半导体层103。初始半导体层103可以由第一半导体材料例如硅形成。在某些实施例中，衬底100优选是SOI (绝缘体上半导体)衬底。在这种情况下，衬底100还可以包括在初始半导体层103下的绝缘体层101，并且衬底100还可以包括在绝缘体层101下的半导体层(未示出)。然而本专利技术并不限于此。应当理解，尽管SOI衬底是优选的，然而本专利技术也可以适用于单晶硅衬底。如本领域技术人员将理解的，在这种情况下，衬底中也可以不具有半导体层下的绝缘体层。因此图中的绝缘体层被以虚线示出。图2是示出了根据本专利技术实本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一鳍片，由第一半导体材料形成；以及第二鳍片，包括由第二半导体材料形成的层，其中所述第一半导体材料是硅(Si)，而所述第二半导体材料是硅锗(SiGe)。

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：北京;11