半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，以能够容易地形成位线，增加位线工序裕量，并减小相邻的位线之间的电容。半导体器件包括：第一柱和第二柱，其均从半导体基板竖直地延伸，并包括竖直沟道区；第一位线，其位于第一柱和第二柱内的竖直沟道区的下方部分中；以及层间绝缘膜，其位于包括第一位线的第一柱和第二柱之间。

【技术实现步骤摘要】

本专利技术整体涉及一种，更具体地说涉及一种包括竖直沟道晶体管的。
技术介绍
通常，半导体作为基于导电率在材料分类上属于导体和非导体之间的中间范围内的材料，具有相似于纯的非导体的性质，但其导电率可以通过添加杂质或其它操作来提高。半导体材料通过添加杂质和连接器件部件而用于制造如晶体管等半导体器件。半导体装置是指使用这种具有各种功能的半导体器件制造的装置。半导体装置的典型实例是半导体存储装置。半导体存储装置包括多个含有电容器和晶体管的单位单元(cell，又称为晶胞)。电容器用于存储数据，并且晶体管用于利用导电率根据状态而变化的半导体性质而响应控制信号(字线)在电容器和位线之间传输数据。晶体管具有三个部分，包括栅极、源极和漏极。电荷根据输入到栅极的控制信号在源极和漏极之间移动。电荷利用半导体性质在源极和漏极之间移动以通过沟道区。当在半导体基板上制造常规晶体管时，在半导体基板上形成栅极，然后通过将杂质注入到半导体基板中来形成源极和漏极。在这种情况下，栅极下方的源极和漏极之间的空间是晶体管的沟道区。这种具有竖直沟道区的晶体管占据了半导体基板的特定面积。在复杂的半导体存储装置中，难以借助于半导体本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一柱和第二柱，其均从半导体基板竖直地延伸，并且均包括竖直沟道区；第一位线，其位于所述第一柱和所述第二柱中任一者内的竖直沟道区的下方部分中；以及层间绝缘膜，其位于所述第一柱和所述第二柱之间。

【技术特征摘要】
2011.10.31 KR 10-2011-01124181.一种半导体器件，包括: 第一柱和第二柱，其均从半导体基板竖直地延伸，并且均包括竖直沟道区； 第一位线，其位于所述第一柱和所述第二柱中任一者内的竖直沟道区的下方部分中；以及 层间绝缘膜，其位于所述第一柱和所述第二柱之间。2.根据权利要求1所述的半导体器件，其中， 所述第一位线包括金属硅化物。3.根据权利要求2所述的半导体器件，其中， 所述金属硅化物包括钴硅化物。4.根据权利要求1所述的半导体器件，其中， 所述第一位线设置在所述第一柱和所述第二柱中任一者的第一侧壁和第二侧壁处。5.根据权利要求1所述的半导体器件，还包括: 第二位线(26)，其位于所述第一柱和所述第二柱中任一者的侧壁处且与所述第一位线接触。6.根据权利要求5所述的半导体器件，其中， 所述第二位线包括氮化钛膜、钨膜、氮化钨膜或者它们的组合。7.根据权利要求5所述的半导体器件，其中， 所述第二位线设置在所述第一柱和所述第二柱中任一者的第一侧壁和第二侧壁处。8.根据权利要求1所述的半导体器件，还包括: 上接面区域(12a)，其位于所述第一柱和所述第二柱中任一者的竖直沟道区的上方部分中；以及 下接面区域(15)，其位于所述第一柱和所述第二柱中任一者的竖直沟道区的下方。9.根据权利要求8所述的半导体器件，其中， 所述第一位线位于所述下接面区域的内部。10.根据权利要求1所述的半导体器件，还包括: 壁氧化物层，其位于所述第一柱和所述第二柱中任一者的表面上。11.根据权利要求10所述的半导体器件，其中， 所述壁氧化物层位于所述第一柱和所述第二柱中任一者的竖直沟道区的侧壁表面上并且延伸至所述上接面区域上。12.根据权利要求1所述的半导体器件，还包括: 位于所述第一柱和所述第二柱中任一者的侧壁处的间隔物。13.根据权利要求12所述的半导体器件，其中， 所述间隔物包括氮化物膜。14.根据权利要求8所述的半导体器件，其中， 所述上接面区域和所述下接面区域是N型区域，并且所述竖直沟道区是P型区域。15.根据权利要求8所述的半导体器件，其中， 所述上接面区域和所述下接面区域是P型区域，并且所述竖直沟道区是N型区域。16.根据权利要求1所述的半导体器件，还包括: 氮化物膜，其位于所述第一柱的上部和所述第二柱的上部中任一者上。17.根据权利要求1所述的半导体器件，其中， 所述层间绝缘膜包括: 第一层间绝缘膜；以及 第二层间绝缘膜，其位于所述第一层间绝缘膜的上部的上方。18.根据权利要求1所述的半导体器件，其中， 所述第一柱和所述第二柱分别包括线图案。19.根据权利要求1所述的半导体器件，还包括: 栅极，其位于与所述竖直沟道区对应的区域中，并与所述竖直沟道区接触。20.根据权利要求8所述的半导体器件，还包括: 电容器，其连接到所述第一柱和所述第二柱中任一者的上接面区域。21.一种制造半导体器件的方法，包括: 在半导体基板上形成第一柱(12)和第二柱(14)； 在所述第一柱和所述第二柱中任一者的内部形成第一位线(22)； 以及 在所述第一柱和所述第二柱之间形成层间绝缘膜(32)。22.根据权利要求21所述的方法，其中， 形成所述第一柱和所述第二柱的步骤包括: 在所述半导体基板上形成柱硬掩模；以及 使用所述柱硬掩模作为掩模来蚀刻所述半导体基板。23.根据权利要求21所述的方法，其中， 形成所述第一柱和所述第二柱的步骤包括在所述半导体基板上外延生长硅。24.根据权利要求21所述的方法，还包括: 在形成所述第一柱和所述第二柱之后，在所述第一柱和所述第二柱中任一者的表面上执行氧化工序，以形成壁氧化物层。25.根据权利要求21所述的方法，还包括: 在形成所述第一位线之前，在所述第一柱和所述第二柱中任一者的下部中形成下接面区域。26.根据权利要求25所述的方法，其中， 形成所述下接面区域的步骤包括以磷或砷执行离子注入工序或等离子掺杂工序。27.根据权利要求25所述的方法，其中， 形成所述下接面区域的步骤包括: 移除设置在所述半导体基板上的所述壁氧化物层；以及 蚀刻所述半导体基板至预定深度。28.根据权利要求21所述的方法，其中， 形成所述第一位线的步骤包括: 在所述第一柱和所述第二柱中任一者的侧壁处形成第一导电层； 移除设置在所述半导体基板上的所述第一导电层；以及 执行快速热退火工序。29.根据权利要求28所述的方法，其中，在所述快速热退火工序中，所述第一导电层的金属材料与所述第一柱和所述第二柱中任一者的娃反应。30.根据权利要求28所述的方法，其中， 移除所述第一导电层的步骤包括蚀刻所述半导体基板至预定深度。31.根据权...

【专利技术属性】
技术研发人员：金承焕，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：