一种存储器储存装置、存储器控制器与其数据传输方法，用于具有可复写式非易失性存储器模组的存储器储存装置，此可复写式非易失性存储器模组包括第一与第二存储器芯片，且第一与第二存储器芯片藉由同一数据输入/输出总线耦接至存储器储存装置的存储器控制器。此方法包括由存储器控制器先后将读取指令传送至第一存储器芯片以及将写入指令传送至第二存储器芯片，并控制第一与第二存储器芯片在同时分别对应读取指令将数据从第一存储器芯片读出至数据输入/输出总线与对应写入指令将数据从数据输入/输出总线上写入至第二存储器芯片中。
【技术实现步骤摘要】
本专利技术涉及一种在存储器芯片之间传输数据的方法，尤其涉及一种使用上述方法的存储器储存装置及其存储器控制器。
技术介绍
可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小与无机械结构等特性，故被广泛地应用于各种电子装置。其中，固态硬盘(Solid State Drive, SSD)就是以可复写式非易失性存储器作为储存媒体，而被广泛地使用于计算机主机系统来作为主硬盘。市面上大多数的固态硬盘都具有多通道(亦即，数据输入/输出总线)架构，且每一通道上会串接多个存储器芯片(memory die)。图1是现有支持与非门闪速存储器(NANDFlash)接口的固态硬盘的内部示意图，请参阅图1。固态硬盘100包括N个通道(即CH1至CHn)，且每一通道上串接M个存储器芯片。以同样串接在通道CH1上的所有存储器芯片Fw至F1,为例，由于存储器芯片Fm至F1,是共用相同的读取信号RE1、写入信号WE1,以及数据输入/输出总线D1,因此对通道CH1来说，在同一时间内只能有一个存储器芯片可以执行数据的传输。正因如此，当串接于相同通道的不同存储器芯片之间需要进行数据传输时，各存储器芯片传输数据的时间则不能重叠。举例来说，倘若要将存储器芯片Fm中的某笔数据复制到存储器芯片Fm，在图1所示的架构下，首先必须使能存储器芯片Fw，再利用读取信号RE1及写入信号WE1来控制存储器芯片Fw把该笔数据读出，并通过数据输入/输出总线D1将数据存入如存储器控制器1100的缓冲存储器1105等外部存储器空间。直到数据读取动作完成之后，再利用读取信号RE1、写入信号WE1以及数据输入/输出总线D1将缓冲存储器1105中的数据写回存储器芯片F"。由于读取信号RE1及写入信号WE1在控制存储器芯片将数据读出或写入时是处于不同的状态，因此在共用同一组读取信号RE1及写入信号WE1的存储器芯片Fm与匕_2间进行数据传输时，从存储器芯片Fw读出数据以及将数据写入存储器芯片Fp2的数据传输时间便不能相互重叠。对于采用开放式与非门闪速存储器接口(Open NAND Flashlnterface,0NFI)或切换式与非门闪速存储器(Toggle NAND Flash)接口的固态硬盘来说，串接在相同通道上的所有存储器芯片在同一时间也只能有一个存储器芯片可以进行数据传输，因而当需要在上述存储器芯片之间传输数据时，就必须耗费较多的数据传输时间。
技术实现思路
有鉴于此，本专利技术提供一种数据传输方法、存储器控制器以及存储器储存装置，用以加快在共用相同数据输入/输出总线的数个存储器芯片之间传输数据的速度。本专利技术提出一种数据传输方法，用于具有可复写式非易失性存储器模组的存储器储存装置，此可复写式非易失性存储器模组包括至少一第一存储器芯片与至少一第二存储器芯片，且上述第一存储器芯片与上述第二存储器芯片藉由同一数据输入/输出总线耦接至存储器储存装置的存储器控制器。此方法包括由存储器控制器先后将读取指令传送至上述第一存储器芯片以及将写入指令传送至上述第二存储器芯片。此方法还包括由存储器控制器控制上述第一存储器芯片与上述第二存储器芯片在同时分别执行对应读取指令将数据从第一存储器芯片读出至数据输入/输出总线上与对应写入指令将数据从数据输入/输出总线上写入至第二存储器芯片中。从另一观点来看，本专利技术提出一种存储器控制器，用于管理存储器储存装置中的可复写式非易失性存储器模组，此存储器控制器包括主机系统接口、存储器接口，以及存储器管理电路。其中主机系统接口用以耦接主机系统。存储器接口用以经由数据输入/输出总线耦接可复写式非易失性存储器模组中的至少一第一存储器芯片与至少一第二存储器芯片。存储器管理电路耦接主机系统接口以及存储器接口。存储器管理电路先后将读取指令传送至上述第一存储器芯片以及将写入指令传送至上述第二存储器芯片，并控制上述第一存储器芯片与上述第二存储器芯片在同时分别执行对应读取指令将数据从第一存储器芯片读出至数据输入/输出总线上与对应写入指令将数据从数据输入/输出总线上写入至第二存储器芯片中。从又一观点来看，本专利技术提出一种存储器储存装置，包括可复写式非易失性存储器模组、连接器，以及存储器控制器。其中，可复写式非易失性存储器模组包括至少一第一存储器芯片与至少一第二存储器芯片。连接器用以耦接主机系统。存储器控制器耦接至连接器，并藉由同一数据输入/输出总线耦接至上述第一存储器芯片与上述第二存储器芯片。存储器控制器先后将读取指令传送至上述第一存储器芯片以及将写入指令传送至上述第二存储器芯片，并控制上述第一存储器芯片与上述第二存储器芯片在同时分别执行对应读取指令将数据从第一存储器芯片读出至数据输入/输出总线上与对应写入指令将数据从数据输入/输出总线上写入至第二存储器芯片中。基于上述，本专利技术在串连至同一数据输入/输出总线上的多个存储器芯片中，至少控制其中两个存储器芯片同时进行数据传输动作，亦即其中之一存储器芯片将数据读出至数据输入/输出总线，而另一存储器芯片则将数据输入/输出总线上的数据写入其暂存区。如此一来便能藉由重叠数据读取以及数据写入的时间来达到改善存储器储存装置的效能的目的。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是现有的支持与非门闪速存储器接口的固态硬盘的内部示意图。图2A是根据本专利技术一范例实施例显示的使用存储器储存装置的主机系统的示意图。图2B是根据本专利技术范例实施例所显示的计算机、输入/输出装置与存储器储存装置的示意图。图2C是根据本专利技术另一范例实施例所显示的主机系统与存储器储存装置的示意图。图3是显示图2A所示的存储器储存装置的概要方框图。图4是根据本专利技术一范例实施例显示的存储器控制器的概要方框图。图5是根据本专利技术一范例实施例显示的存储器储存装置的示意图。图6是根据本专利技术一范例实施例显示的第一及第二存储器芯片在同时分别执行数据读取及数据写入动作的时序图。图7是根据本专利技术另一范例实施例显示的存储器储存装置的示意图。图8是根据本专利技术另一范例实施例显示的第一及第二存储器芯片在同时分别执行数据读取及数据写入动作的时序图。图9是根据本专利技术又一范例实施例显示的存储器储存装置的示意图。图10是根据本专利技术又一范例实施例显示的第一及第二存储器芯片在同时分别执行数据读取及数据写入动作的时序图。图11是根据本专利技术一范例实施例显示的数据传输方法的时序图。图12是根据本专利技术一范例实施例显示的数据传输方法的流程图。附图标记:100:固态硬盘1100:存储器控制器1105:缓冲存储器CH1'CH2、CHn:通道ALE1, CLE1'ALEn、CLEn、ALE、CLE:控制信号RE1, REn, RE2:读取信号WE1, WEn、WE2、WE:写入信号D1, Dn:数据输入/输出总线CEpCE^CEm:使能信号Fh、Fu、Fn Fh、Fn_2、Fn_m:存储器芯片2000:主机系统2100:计算机2102:微处理器2104:随机存取存储器``2106:输入/输出装置2108:系统总线2110:数据传输接口2202:鼠标2204:键盘2206:显示器2208:打印机2212:随身碟2214:记本文档来自技高网...
【技术保护点】
一种数据传输方法，用于具有一可复写式非易失性存储器模组的一存储器储存装置，其中该可复写式非易失性存储器模组包括至少一第一存储器芯片与至少一第二存储器芯片，且该至少一第一存储器芯片与该至少一第二存储器芯片藉由同一数据输入/输出总线耦接至该存储器储存装置的一存储器控制器，该方法包括：由该存储器控制器先后通过该数据输入/输出总线将一读取指令传送至该至少一第一存储器芯片以及将一写入指令传送至该至少一第二存储器芯片；以及由该存储器控制器控制该至少一第一存储器芯片与该至少一第二存储器芯片在同时分别执行对应该读取指令将一数据从该至少一第一存储器芯片读出至该数据输入/输出总线上与对应该写入指令将该数据从该数据输入/输出总线上写入至该至少一第二存储器芯片中。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵伸益，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。