在计算系统中以多个存储通道对存储缓冲器的分配技术方案

本发明专利技术提供了一种用于使计算系统中的一个或多个存储缓冲器与多个存储通道相关联的方法、计算机程序产品和系统。所述方法可包括使第一存储缓冲器与第一多个存储体相关联，其中所述第一多个存储体跨越第一组一个或多个存储通道。类似地，所述方法可包括使第二存储缓冲器与第二多个存储体相关联，其中所述第二多个存储体跨越第二组一个或多个存储通道。所述方法还可包括使第一序列识别符和第二序列识别符分别与所述第一存储缓冲器和所述第二存储缓冲器相关联。此外，所述方法可包括基于所述第一序列识别符和所述第二序列识别符存取所述第一存储缓冲器和所述第二存储缓冲器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施方案大体上涉及在计算系统中将多个存储通道分配给一个或多个存储缓冲器。
技术介绍
由于对提高处理速度和量的需求，许多计算机系统采用多个客户机装置(例如，计算装置)。在具有多个客户机装置的典型计算机系统中，每个客户机装置可经由系统总线与多个存储装置进行通信。系统总线低效的原因是与在客户机装置请求来自存储装置的相同存储体的连续数据传送(本文也称作“存储体争用”)时所述存储装置的还原时段有关。还原时段指的是在对存储装置的第一次存取与紧接的第二次存取之间通过所述存储装置展现的延迟时间。虽然存储装置存取数据，但是在还原时段期间不会在系统上传送数据，因此导致系统总线的低效。由于一个客户机装置仅可使用系统总线一次，所以一种用于改进总线效率的方法涉及将多个存储装置内的存储地址交错在所述系统总线上。当存储地址交错在系统总线上时，连续的存储器存储位置(例如，具有连续地址的存储位置)放置在单独的存储装置中。通过将连续的存储位置放置在单独的存储装置中，受给定存储装置的还原时段的影响可减小且因此存储体争用可减小。然而，在具有多个客户机装置的计算机系统中，交错多个存储装置内的存储地址无法导致系统总线的最佳使用。特定来说，系统总线通常进入判优状态以判定哪些客户机装置可存取所述系统总线和多个存储装置内的交错的存储地址。例如，判优状态可允许第一客户机装置在第二客户机装置之前存取系统总线和多个存储装置内的连续存储位置。然而，判优状态无法保证第二客户机装置将立即存取与第一客户机装置相同的连续存储位置，因此影响交错的存储架构的效益(例如，存储体争用的减小)。需要一种用于减小或消除具有多个客户机装置的计算机系统中的存储体争用的方法和系统。专利技术概述本专利技术的实施方案包括一种用于在计算系统中将多个存储通道分配给一个或多个存储缓冲器的方法。所述方法可包括以下步骤:使第一存储缓冲器与第一多个存储体相关联，其中所述第一多个存储体跨越第一组一个或多个存储通道；使第二存储缓冲器与第二多个存储体相关联，其中所述第二多个存储体跨越第二组一个或多个存储通道；使第一序列识别符和第二序列识别符分别与所述第一存储缓冲器和所述第二存储缓冲器相关联；和基于所述第一序列识别符和所述第二序列识别符存取所述第一存储缓冲器和所述第二存储缓冲器。所述方法还可包括以第一操作频率执行与所述第一存储缓冲器相关联的第一存储操作。类似地，所述方法可包括以第二操作频率执行与所述第二存储缓冲器相关联的第二存储操作，其中所述第一操作频率与所述第二操作频率不同。此外，本专利技术的实施方案包括一种包括其上记录有计算机程序逻辑的计算机可用介质的计算机程序产品，所述计算机程序逻辑用于使处理器能够在计算系统中将多个存储通道分配给一个或多个存储缓冲器。所述计算机程序逻辑可包括以下项:第一计算机可读程序代码，其使处理器能够将第一存储缓冲器分配到第一多个存储体，其中所述第一多个存储体跨越第一组一个或多个存储通道；第二计算机可读程序代码，其使处理器能够将第二存储缓冲器分配到第二多个存储体，其中所述第二多个存储体跨越第二组一个或多个存储通道；和第三计算机可读程序代码，其使处理器能够使第一序列识别符和第二序列识别符分别与所述第一存储缓冲器和所述第二存储缓冲器相关联；和第四计算机可读程序代码，其使处理器能够基于所述第一序列识别符和所述第二序列识别符存取所述第一存储缓冲器和所述第二存储缓冲器。所述计算机程序逻辑还可包括以下项:第五计算机可读程序代码，其使处理器能够以第一操作频率执行与所述第一存储缓冲器相关联的第一存储操作；和第六计算机可读程序代码，其使处理器能够以第二操作频率执行与所述第二存储缓冲器相关联的第二存储操作，其中所述第一操作频率与所述第二操作频率不同。本专利技术的实施方案还包括一种计算系统。所述计算系统可包括第一客户机装置、第二客户机装置、多个存储通道和存储控制器。所述多个存储通道可包括多个存储装置(例如，动态随机存取存储(DRAM)装置)。所述存储控制器被构造来将所述第一客户机装置和所述第二客户机装置通信地连接到所述多个存储通道。所述存储控制器还被构造来执行以下功能:将第一存储缓冲器分配到第一多个存储体，其中所述第一多个存储体跨越第一组一个或多个存储通道；将第二存储缓冲器分配到第二多个存储体，其中所述第二多个存储体跨越第二组一个或多个存储通道；使第一序列识别符和第二序列识别符分别与所述第一存储缓冲器和所述第二存储缓冲器相关联；和基于所述第一序列识别符和所述第二序列识别符存取所述第一存储缓冲器和所述第二存储缓冲器。此外，所述存储控制器还被构造来以第一操作频率执行与所述第一存储缓冲器相关联的第一存储操作；和以第二操作频率执行与所述第二存储缓冲器相关联的第二存储操作，其中所述第一操作频率与所述第二操作频率不同。下文参考附图更详细描述本专利技术的其它特征和优点以及本专利技术的各个实施方案的结构和操作。应注意本专利技术不限于本文描述的特定实施方案。本文仅出于说明目的而呈现这些实施方案。基于本文包含的教学，有关
技术人员将明白另外的实施方案。附图简述并入本文且形成说明书的一部分的附图示出了本专利技术的实施方案，并且连同本专利技术描述进一步用于说明本专利技术的原理且使有关
技术人员能够开发和使用本专利技术。附图说明图1是具有多个客户机装置的示例性系统的图，其中可实施本专利技术的实施方案。图2是跨越多个存储通道的多个存储缓冲器的实施方案的图。图3是存储控制器的实施方案的图。图4是示例性案例的图，其中可用存储空间小于从计算装置请求的存储缓冲器。图5是用于在计算系统中将多个存储通道分配给一个或多个存储缓冲器的方法的实施方案的图。图6是示例性计算机系统的图，其中可实施本专利技术的实施方案。具体实施例方式下文详述参考示出了符合本专利技术的示例性实施方案的附图。其它实施方案是可能的，并且在本专利技术的精神和范围内可对所述实施方案作出修改。因此，详述并非意在限制本专利技术。更确切地说，由随附权利要求书定义本专利技术的范围。所属
技术人员将明白可以附图所示的软件、硬件、固件和/或实体的许多不同实施方案实施如下文描述的本专利技术。因此，在本专利技术的实施方案的修改和变化有可能的情况下，将根据本文呈现的详情的层次描述所述实施方案的操作行为。图1是多客户机计算系统100的实施方案的图。多客户机计算系统100包括第一计算装置110、第二计算装置120、存储控制器130以及存储装置140、150、160和170。第一计算装置110和第二计算装置120经由系统总线180通信地连接到存储控制器130。存储控制器130又分别经由数据总线141、151、161和171通信地连接到存储装置140、150、160和170。存储装置140、150、160和170在本文也称作存储通道140、150、160和170。基于本文描述，有关
技术人员将明白多客户机计算系统100可包括两个以上或两个以下计算装置、一个以上存储控制器、四个以上或四个以下存储装置或其组合。多客户机计算系统100的这些不同构造是在本文描述的实施方案的范围和精神内。然而，为了便于说明，将在图1描绘的系统架构的上下文中描述本文包含的实施方案。在实施方案中，计算装置110和120的每个可是例如且不限于中央处理单元(CP本文档来自技高网...

【技术保护点】
一种用于使计算系统中的一个或多个存储缓冲器与多个存储通道相关联的方法，所述方法包括：使第一存储缓冲器和第一序列识别符与第一多个存储体相关联，其中所述第一多个存储体跨越第一组一个或多个存储通道；使第二存储缓冲器和第二序列识别符与第二多个存储体相关联，其中所述第二多个存储体跨越第二组一个或多个存储通道；和基于所述第一序列识别符和所述第二序列识别符存取所述第一存储缓冲器和所述第二存储缓冲器。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：格雷格·萨多夫斯基，菲利普·J·罗杰斯，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：美国;US