后台存储器系统接口的动态优化技术方案

给出了用于诸如闪存卡或者其他类似结构的器件的存储器系统的内部控制器与存储器电路接口的结构及相应的操作技术。控制器电路和存储器电路之间的接口包括反馈处理，其中监视由于控制器-存储器传输而出现的错误量并且可以据此修改传输特性（比如时钟速率、驱动强度等等）。还给出了用于动态地优化非易失性存储器系统的控制器-存储器（或“后台”）接口的性能的技术。存储器系统通常设计为具有对于然后可以通过ECC校正的错误的某个错误容限量。在许多情形下，比如当器件是新的时，系统的ECC能力超过了校正数据存储错误所需的能力。在这些情形下，存储器系统将此错误校正能力的非零部分内部地分配给后台接口。这允许该接口以例如更高速度或更低功率而操作，尽管这将很可能导致传输路径错误。该系统还可以校准后台接口以确定从各个操作条件得到的错误量，允许根据分配给传输处理的错误量来设置后台接口的操作参数。

【技术实现步骤摘要】
【国外来华专利技术】后台存储器系统接口的动态优化
本申请涉及诸如半导体闪存的可再编程非易失性存储器系统的操作，更具体地，涉及存储器系统的控制器和存储器电路之间的内部接口。
技术介绍
能够非易失性存储电荷的固态存储器、特别是被封装为小型规格卡的EEPROM和快闪EEPROM形式的固态存储器最近成为各种移动和手持设备、特别是信息装置和消费电子产品中的存储选择。不同于也是固态存储器的RAM（随机存取存储器），快闪存储器是非易失性的，并且即使在切断电源之后仍保持它所存储的数据。而且，不像ROM（只读存储器），快闪存储器类似于盘存储设备而可重写。尽管成本更高，但是快闪存储器正被更多地用于大容量存储应用中。基于诸如硬盘驱动器和软盘的旋转磁介质的传统大容量存储不适合于移动和手持环境。这是因为盘驱动器倾向于体积大，易出现机械故障，并且具有高等待时间和高功率要求。这些不希望的属性使得基于盘的存储在大部分移动和便携式应用中不实用。另一方面，嵌入式和可移动卡形式这两种的快闪存储器由于其小尺寸、低功耗、高速和高可靠性特征而理想地适合于移动和手持环境。快闪EEPROM类似于EPROM（电可擦除可编程只读存储器）在于其是可被擦除并且使新数据被写到或“编程”到其存储器单元中的非易失性存储器。在场效应晶体管结构中，两者利用在源极和漏极区域之间的、位于半导体衬底中的沟道区之上的浮置（未连接的）导电栅极。然后在浮置栅极之上提供控制栅极。由被保留在浮置栅极上的电荷量来控制晶体管的阈值电压特性。也就是，对于浮置栅极上给定水平的电荷，存在必须在“导通”晶体管之前施加到控制栅极以允许在其源极和漏极区之间导电的相应电压（阈值）。具体地，诸如快闪EEPROM的快闪存储器允许同时擦除整个块的存储器单元。浮置栅极可以保持一个范围的电荷，因此可以被编程到在阈值电压窗内的任何阈值电压电平。由器件的最小和最大阈值电平来界定（delimit）阈值电压窗的大小，该最小和最大阈值电平又对应于可以被编程到浮置栅极上的电荷的范围。阈值窗通常取决于存储器器件的特性、工作条件和历史。在该窗内的每个不同的可分辨的阈值电压电平范围原则上可以用于指定单元的明确的存储器状态。通常通过两种机制之一来将充当存储器单元的晶体管编程到“已编程”状态。在“热电子注入”中，施加到漏极的高电压加速了穿过衬底沟道区的电子。同时，施加到控制栅极的高电压拉动热电子经过薄栅极电介质到浮置栅极上。在“隧穿注入”中，相对于衬底，高电压被施加到控制栅极。以此方式，将电子从衬底拉到中间的（intervening）浮置栅极。尽管历史上已经使用术语“编程”来描述通过将电子注入到存储器单元的初始被擦除的电荷存储单元以便更改存储器状态的向存储器的写入，但是现在已经可与诸如“写入”或“记录”的更常用的术语互换使用。可以通过多种机制来擦除存储器器件。对于EEPROM，可通过相对于控制栅极向衬底施加高电压以便诱导浮置栅极中的电子遂穿过薄氧化物到衬底沟道区（即，Fowler-Nordheim隧穿）而电擦除存储器单元。通常，EEPROM可逐字节擦除。对于快闪EEPROM，该存储器可一次性全部电擦除或一次一个或多个最小可擦除块地电擦除，其中最小可擦除块可以由一个或多个扇区组成，并且每个扇区可以存储512字节或更多的数据。存储器器件通常包括可以被安装在卡上的一个或多个存储器芯片。每个存储器芯片包括由诸如解码器和擦除、写和读电路的外围电路支持的存储器单元的阵列。更复杂的存储器器件还与进行智能和更高级的存储器操作和接口的外部存储器控制器一起工作。存在现今正使用的许多商业上成功的非易失性固态存储器器件。这些存储器器件可以是快闪EEPROM，或可以使用其他类型的非易失性存储器单元。在美国专利No.5,070,032、5,095,344、5,315,541、5,343,063和5,661,053、5,313,421和6,222,762中给出了闪存和系统及其制造方法的例子。具体地，在美国专利No.5,570,315、5,903,495、6,046,935中描述了具有NAND串结构的闪存器件。而且，还由具有用于存储电荷的介电层的存储器单元制造非易失性存储器器件。取代先前描述的导电浮置栅极元件，使用介电层。由Eitan等人的“NROM:ANovelLocalizedTrapping,2-BitNonvolatileMemoryCell”，IEEEElectronDeviceLetters,Vol.21,No.11,2000年11月,543-545页描述了利用介电存储元件的这种存储器器件。ONO介电层延伸穿过在源极和漏极扩散之间的沟道。用于一个数据位的电荷被定位在与漏极相邻的介电层中，且用于另一数据位的电荷被定位在与源极相邻的电介质层中。例如，美国专利No.5,768,192和6,011,725公开了具有夹在两个二氧化硅层之间的俘获（trapping）电介质的非易失性存储器单元。通过分别读取该电介质内的空间上分离的电荷存储区域的二进制状态来实现多状态数据存储。为了提高读取和编程性能，并行地读取或编程阵列中的多个电荷存储元件或者存储器晶体管。因此，一“页”存储器元件一起被读取或编程。在现有的存储器架构中，行通常包含几个交织的页或者其可以构成一页。一页的所有存储器元件将被一起读取或编程。在快闪存储器系统中，擦除操作可能花费比读取和编程操作长几乎一个数量级。因此，期望具有充分大小的擦除块。以此方式，擦出时间可以分摊在大群的存储器单元上。快闪存储器的本性预示着数据必须被写到被擦除的存储器位置。如果来自主机的某个逻辑地址的数据要被更新，则一种方式是在相同的网络存储器位置中重写更新数据。也就是，逻辑到物理地址映射不改变。但是，这将意味着包含该物理位置的整个擦除块将需要首先被擦除，然后用被更新的数据重写。此更新方法效率低，因为其需要擦出并重写整个擦除块，尤其是如果要被更新的数据仅占据了擦除块的一小部分的情况。还将导致存储器块的更高频率的擦除再循环，考虑到此类型的存储器期间的有效的耐久性，这是不希望的。通过主机系统、存储器系统和其他电子系统的外部接口传送的数据被寻址并映射到快闪存储器系统的物理位置。通常，由系统产生或接收的数据文件的地址按照数据的逻辑块被映射到为系统建立的不同范围的连续逻辑地址空间中（下文中称为“LBA接口”）。地址空间的广度通常足够覆盖系统能够处理的地址的全部范围。在一个例子中，磁盘存储驱动器通过这样的逻辑地址空间与计算机或者其他主机系统通信。此地址空间具有足够寻址盘驱动器的全部数据存储容量的广度。正在努力通过降低功耗以及增加器件速度来提高存储器器件的性能。如上所述，非易失性存储器器件通常由控制器电路以及通过总线结构彼此连接的一个或多个存储器芯片形成。诸如所使用的电压值和频率的控制器/存储器器件接口的的设置通常根据预期最差情况的情形来设置以便具有足够的安全余量从而避免设备故障。因而，在大多数情况下，接口以未达最佳的条件而操作。因此该接口可能是器件性能方面的限制因素，因此这是用于对此接口的设计的改进的空间。
技术实现思路
根据本专利技术的一般方面，给出了操作非易失性存储器系统的方法。该非易失性存储器系统包括：控制器电路，具有存储器接口；存储器电路，具有非易失性存本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.07.13 US 12/835,292;2011.04.15 US 13/087,6401.一种操作非易失性存储器系统的方法，该非易失性存储器系统包括：控制器电路，具有存储器接口；存储器电路，具有非易失性存储器单元的阵列和控制器接口；以及总线结构，连接到所述控制器电路的存储器接口以及所述存储器电路的控制器接口，用于在所述控制器电路和所述存储器电路之间传输数据和命令，其中所述存储器系统能够容忍从数据从控制器传输以写到存储器阵列直到数据在随后从存储器阵列被读回之后在控制器处被接收为止累积的非零的第一错误量，该方法包括：由所述控制器电路向所述控制器电路和所述存储器电路之间的经由总线结构的数据传输分配第一错误量的非零的第一部分，所述第一错误量的剩余部分被分配给所述存储器电路上的数据的写入、存储和读取；以及由所述控制器电路设置所述控制器电路和所述存储器电路之间的传输特性以操作来允许高达所述第一部分的错误。2.如权利要求1的方法，其中所述传输特性包括所述总线结构的电压幅值。3.如权利要求1的方法，其中所述传输特性包括所述总线结构上的数据传输速率。4.如权利要求1的方法，其中所述传输特性包括信号驱动强度。5.如权利要求1的方法，其中所述传输特性包括信号转换速率。6.如权利要求1的方法，其中所述存储器系统包括错误码和校正(ECC)电路，并且所述第一错误量是基于ECC电路的能力。7.如权利要求6的方法，其中ECC电路在所述控制器电路上。8.如权利要求6的方法，该方法还包括：在所述控制器电路处接收来自主机的所述数据；产生对于该数据的对应的ECC码；根据所述传输特性在所述总线结构上将该数据和对应的ECC码从所述控制器电路传输到所述存储器电路；以及随后将在所述存储器电路处接收的所述数据和相应的ECC码写到所述存储器单元的阵列中。9.如权利要求1的方法，还包括：随后由所述控制器电路向所述控制器电路和所述存储器电路之间的经由所述总线结构的数据传输重新分配所述第一错误量的第二部分；以及由所述控制器电路设置所述控制器电路和所述存储器电路之间的传输特性以操作来允许高达所述第二部分的错误。10.如权利要求9的方法，其中响应于所述存储器电路经历的编程-擦除循环的数量，所述控制器电路将所述第一错误量的第一部分重新分配为所述第一错误量的第二部分。11.如权利要求9的方法，其中响应于在从所述存储器阵列中读回的数据中检测到的错误量，所述控制器电路将所述第一错误量的第一部分重新分配为所述第一错误量的第二部分。12.如权利要求1的方法，其中所述存储器系统维持在对于所述总线结构的一个或多个操作参数的值以及在所述控制器电路和所述存储器电路之间经由所述总线结构的数据传输的得到的错误量之间的对应性，其中设置所述传输特性包括：由所述控制器电路基于所述对应性为所述一个或多个操作参数选择值。13.如权利要求12的方法，其中所述对应性用于多个操作参数，并且选择用于所述多个操作参数的值包括根据一个或多个预定性能标准在允许高达所述第一部分的错误的所述多个参数的多个组合之间进行选取。14.如权利要求13的方法，其中所述操作参数包括所述总线结构的电压幅值以及所...

【专利技术属性】
技术研发人员：CSJ钟，SS程，E埃雷兹，
申请(专利权)人：桑迪士克科技股份有限公司，
类型：
国别省市：