在DRAM存储器通道上的存储器模块上包括非易失性存储器(例如，闪存、固态盘)。驻留在DRAM存储器通道上的非易失性存储器可以被集成到操作系统的现有文件系统结构中。驻留在DRAM存储器通道上的非易失性存储器可以被呈现为分布式文件系统的一部分或全部。请求和/或远程过程调用(RPC)请求，或者与请求和/RPC相关联的信息，可以通过DRAM存储器通道被路由至存储器模块，以便于服务计算和/或分布式文件系统命令。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】在存储器接口上的分布式过程执行和文件系统相关串请的交叉参考本申请要求2014 年 2 月 23 日提交的名称为“DISTRIBUTED PROCEDURE EXECUT1NAND FILE SYSTEMS ON A MEMORY INTERFACE” 的美国专利申请第 14/187，290 号的权利，其内容为了所有目的通过引用并入于此。本申请还与2013年3月15日提交的名称为“METHODS AND SYSTEMS THAT COMMUNICATE VIA A MEMORY MODULE INTERFACE” 的美国专利临时申请第61/788，196号有关，与2012年12月3日提交的名称为“METHODS ANDSYSTEMS FOR SUPPORTING FUNCT1NS ON A LEGACY MEMORY INTERFACE” 的美国专利临时申请第61/732，898号有关，与2013年10月27日提交的名称为“COMMUNICAT1N VIA AMEMORY INTERFACE”的美国专利申请第14/064，167号有关，与2011年8月24日提交的名称为“METHODS AND SYSTEMS FOR MAPPING A PERIPHERAL FUNCT1N ONTO A LEGACY MEMORYINTERFACE”的美国专利临时申请第61/526，953号有关，与2012年5月16日提交的名称为“METHODS AND SYSTEMS FOR MAPPING A PERIPHERAL FUNCT1N ONTO A LEGACY MEMORYINTERFACE”的美国专利临时申请第61/647，986号有关，与2012年7月12日提交的名称为“METHODS AND SYSTEMS FOR MAPPING A PERIPHERAL FUNCT1N ONTO A LEGACY MEMORYINTERFACE”的美国专利临时申请第61/670,874号有关，与2012年8月20日提交的名称为“METHODS AND SYSTEMS FOR MAPPING A PERIPHERAL FUNCT1N ONTO A LEGACY MEMORYINTERFACE”的美国专利临时申请第61/691，134号有关，与2012年8月23日提交的名称为“METHODS AND SYSTEMS FOR MAPPING A PERIPHERAL FUNCT1N ONTO A LEGACY MEMORYINTERFACE”的国际申请PCT/US12/52000有关，与2012年8月23日提交的名称为“METHODSAND SYSTEMS FOR MAPPING A PERIPHERAL FUNCT1N ONTO A LEGACY MEMORY INTERFACE”的国际申请PCT/US12/52043有关，与2012年8月23日提交的名称为“METHODS AND SYSTEMSFOR MAPPING A PERIPHERAL FUNCT1N ONTO A LEGACY MEMORY INTERFACE” 的国际申请PCT/US12/52052 有关，以及与 2012 年 8 月 23 日提交的名称为“METHODS AND SYSTEMS FORMAPPING A PERIPHERAL FUNCT1N ONTO A LEGACY MEMORY INTERFACE” 的国际申请 PCT/US12/52059有关，其全部的^^一个的内容为了所有目的通过引用并入于此。【附图说明】在附图中通过示例示例的方式而非限制的方式示出本专利技术，并且其中类似的参考标号指代类似的元件。图1描绘了根据一个实施例的存储器系统100。系统100包括经由主存储器接口115与存储器模块110交流数据DQ、命令和地址CA的CPU 105。图2示出了根据一个实施例的数据结构200，外围驱动器146在高速缓存器142中汇集并存储该数据结构200以将命令和数据传送至0ΡΒΑ命令端口。图3是示出根据一个实施例的图1中的存储器模块110如何管理来自CPU 105的对于访问主存储器120和来自外围处理器135的支持的0S请求的流程图。图4描绘了根据另一实施例的存储器系统400。图5描绘了根据实施例的支持外围命令广播和可配置的数据宽度的存储器模块500。图6示出了外围驱动器(例如，图1的驱动器146)在高速缓存器中汇集和存储以将指令和数据传送至32个模块500的0ΡΒΑ命令端口的数据结构600，在四个存储器通道中的每个存储器通道上有8个模块。图7是混合闪存/DRAM存储器模块的示图。 图8是示出混合闪存/DRAM计算子系统的框图。图9是混合闪存/DRAM存储器模块的示图。图10是示出混合闪存/DRAM计算子系统的框图。图11是混合盘类型非易失性存储和DRAM存储器模块的示图。图12是示出混合盘类型非易失性存储和DRAM存储器模块计算子系统的框图。图13是用于访问存储在DRAM存储器通道上的非易失性存储器中的文件数据的系统的示图。图14是用于远程地访问存储在DRAM存储器通道上的非易失性存储器中的文件数据的系统的示图。图15是用于使用块I/O存储类型设备命令远程地访问存储在DRAM存储器通道上的非易失性存储器中的文件数据的系统的示图。图16是用于服务对于存储在DRAM存储器通道上的非易失性存储器中的数据的远程请求的系统的示图。图17是用于服务向DRAM存储器通道上的固态盘的远程请求的系统的示图。图18是用于分布式文件处理的系统的示图。图19是示出操作存储器模块的方法的流程图。图20是示出操作存储器模块的方法的流程图。图21是示出操作存储器模块的方法的流程图。图22是示出操作存储器模块的方法的流程图。图23是示出服务远程过程调用请求的方法的流程图。图24是示出传送和服务远程过程调用请求的方法的流程图。图25是示出执行分布式处理功能的方法的流程图。图26是示出操作存储器模块的方法的流程图。图27是计算机的框图。【具体实施方式】在一个实施例中，非易失性存储器(例如，闪存、固态盘)被包括在DRAM存储器通道上的存储器模块上。这帮助由非易失性存储器提供的大容量存储驻留于更接近系统的计算机资源(即，CPU)。此外，CPU和非易失性存储器可以使用DRAM存储器通道的相对高的带宽来传送命令和/或数据(可能经由控制器)。驻留在DRAM存储器通道上的非易失性存储器可以被集成到流行的操作系统的现有文件系统结构中，以利于采纳到流行的编程范例中。一种这样的集成方法是使驻留在DRAM存储器通道上的非易失性存储器呈现为分布式文件系统的一部分或全部。例如，可以修改流行的操作系统以将驻留在DRAM存储器通道上的非易失性存储器呈现为网络文件系统(NFS)、Hadoop文件系统和/或其他分布式文件系统(DFS)的一部分。远程过程调用(RPC)请求和/或源自本地CPU的请求(使用RPC机制/软件层或者另一种方式)，或者与本地请求和/或RPC相关联的信息可以通过DRAM存储器通道被路由至存储器模块，以便于服务计算和/或DFS命令。图1描绘了根据一个实施例的存储器系统100。本文档来自技高网...
【技术保护点】
一种系统，包括：具有存储器控制器的中央处理单元(CPU)，所述存储器控制器被配置为使用并行数据通道接收来自模块存储器的模块数据的传送；以及双列直插式存储器模块(DIMM)，所述DIMM被配置为经由所述存储器控制器向所述CPU发送所述模块数据，所述DIMM包括：模块接口，所述模块接口被配置为使用并行数据通道发送来自所述DIMM的所述模块数据，非易失性闪存库，以及一个或多个集成电路，所述一个或多个集成电路被配置为使用所述并行数据通道发送所述模块数据并且使得所述模块数据能够被存储在动态随机存取存储器(DRAM)库中、被写入所述DRAM库以及从所述非易失性闪存库中被读取，其中所述一个或多个集成电路被配置为在由所述DRAM库采用的第一寻址方案和由所述非易失性闪存库采用的第二寻址方案之间转换，所述模块还被配置为执行模块块设备驱动器的至少一部分以服务于来自所述CPU的块I/O存储类型设备命令，所述块I/O存储类型设备命令使得所述模块数据从所述非易失性闪存库中被读取。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：S·伍，R·佩雷戈，P·巴特拉，L·莱，CM·杨，
申请(专利权)人：拉姆伯斯公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。