基于双倍速率同步动态随机存储器接口的通信系统及方法技术方案

本发明专利技术涉及移动终端，公开了一种基于双倍速率同步动态随机存储器接口的通信系统及方法。本发明专利技术中，通信系统的主控制器通过简化双倍速率同步动态随机存储器接口与从控制器通信，该接口包含6根信号线，片选信号(CS#)、正时钟信号(CK)、负时钟信号(CK#)、读写选择信号(WE#)在主控制器中为输出信号，在从控制器中为输入信号；数据信号(DQ)、数据选通脉冲信号(DQS)为输入输出信号；DQS与CK同频，且利用DQS的上下双边沿进行数据传输。仅使用6根信号线即可实现高速数据传输，将主控制器和从控制器分别用于基带通信处理器和应用处理器，解决了传统UART接口传输速率不足和USB软件开发移植过于复杂的问题。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及移动终端，公开了一种。本专利技术中，通信系统的主控制器通过简化双倍速率同步动态随机存储器接口与从控制器通信，该接口包含6根信号线，片选信号(CS#)、正时钟信号(CK)、负时钟信号(CK#)、读写选择信号(WE#)在主控制器中为输出信号，在从控制器中为输入信号；数据信号(DQ)、数据选通脉冲信号(DQS)为输入输出信号；DQS与CK同频，且利用DQS的上下双边沿进行数据传输。仅使用6根信号线即可实现高速数据传输，将主控制器和从控制器分别用于基带通信处理器和应用处理器，解决了传统UART接口传输速率不足和USB软件开发移植过于复杂的问题。【专利说明】
本专利技术涉及移动终端，特别涉及一种实现应用处理器（AP)和基带通信处理器 (CP)之间高速数据传输的简化双倍速率同步动态随机存储器（SDDR)接口的通信系统及方 法。
技术介绍
随着移动通讯技术迅速发展，从之前的2G到目前的3G，特别是未来不久即将商用 的4G LTE宽带无线通讯技术，使得无线数据的上下行传输速率迅速提高，下行传输速度的 要求从原来的几 Mbps到上百Mbps的水平，上行传输速度也达到了几 Mbps到几十Mbps的 水平。而在2G时代，传统的利用标准RS232即异步串行通信接口（简称"UART"）在基带通 信处理器（CP)和应用处理器（AP)之间进行数据传输的通讯技术在速率上已经无法满足要 求。目前一般采用USB接口技术或UART技术作为其高速CP和AP之间的通讯接口，但这两 种技术的缺陷在3G时代非常明显，而到了 4G时代更显得捉襟见肘。 USB接口技术虽然在PC上获得了广泛的应用，但对于手机终端而言，由于其软件 移植的复杂性以及软件开发工作量巨大，往往使得一个AP和CP数据传输通讯由于软件问 题使产品上市计划缓慢甚至延期，USB技术的软件复杂性已经为其作为高速CP和AP之间 的通讯接口造成了巨大的障碍；另外虽然USB2. Ohigh speed的理论带宽高达480Mbps，但 是由于协议开销以及系统软件设计的影响，通常其实际有效带宽一般很难超过200Mbps。 UART接口技术由于异步传输异步采样的基本原理，为了保证UART数据传输的稳 定性，其内部采样速率一般都要求达到接口能够支持的波特率的16倍左右，而由于芯片内 部控制器的时钟采样率一般最高也只能够做到100M?200M左右，这样就导致UART接口速 率最理想只能做到10Mbps左右的波特率。UART的速率，对于现有的3G技术还基本够用， 但到了 4G LTE时代，当CP和AP之间的通讯速率要求达到下行上百Mbps和几十Mbps并发 时，这种传输技术将会无能为力。
技术实现思路
本专利技术的目的在于提供一种基于双倍速率同步动态随机存储器SDDR接口的通信 系统及方法，使得仅使用6根信号线实现高速数据传输，不但减少了控制器设计的复杂度， 降低了设计成本，而且省去了繁琐的命令访问的时间开销，提高了接口的有效传输带宽。 为解决上述技术问题，本专利技术的实施方式提供了一种基于双倍速率同步动态随机 存储器接口的通信系统，包含：主控制器和从控制器；所述主控制器通过简化双倍速率同 步动态随机存储器SDDR接口与所述从控制器通信； 所述SDDR接口包含6根信号线，分别为传输片选信号CS#、正时钟信号CK、负时 钟信号CK#、读写选择信号WE#、数据信号DQ和数据选通脉冲信号DQS ;其中，所述CS#、CK、 CK#、WE#在所述主控制器中为输出信号，在所述从控制器中为输入信号；所述DQ、DQS为输 入输出信号；所述DQS与所述CK同频，并且利用所述DQS的上下双边沿同时进行DQ数据传 输。 本专利技术的实施方式还提供了一种基于双倍速率同步动态随机存储器接口的通信 方法，包含以下步骤： 主控制器的AHB总线的写控制信号控制主控制器的发送控制状态机开始工作而 接收控制状态机不工作； 监测到主控制器的发送状态机开始工作时，检查主控制器的发送FIFO内是否有 数据； 在主控制器的发送FIFO内有数据时，控制经过组合逻辑后的片选信号CS#和读写 选择信号WE#均为低电平，且通过内部AHB总线将主控制器的发送FIFO的数据打到主控制 器的发送移位寄存器中； 控制主控制器的发送移位寄存器随着主控制器内部原始信号DQS_WE的双边沿， 同步将数据逐位打到数据DQ信号线上，同时DQS_WE信号经过延迟锁相环DLL延迟1/4相 位后的信号，打到数据选通脉冲DQS信号线上； 所述从控制器监测到CS#和WE#均为低电平时，启动所述从控制器的接收状态机 开始工作，通过DQS双边沿对齐DQ数据中心方式，同步采样输入的DQ数据，将DQ数据存入 所述从控制器的接收移位寄存器中，并通过内部AHB总线将接收移位寄存器的数据打到从 控制器的接收FIFO中。 本专利技术的实施方式还提供了一种基于双倍速率同步动态随机存储器接口的通信 方法，包含以下步骤： 主控制器的AHB总线的写控制信号实现主控制器的接收控制状态机开始工作而 发送控制状态机不工作；将CS#设置为低电平，WE#设置为高电平； 从控制器监测到CS#为低电平和WE#为高电平后，控制从控制器的发送移位寄存 器将数据逐位打到DQ信号线上，数据随着DQS双边沿同步变化； DQS信号到达主控制器内部DLL模块后经过1/4相位延迟，产生DQS_RD，作为主控 制器的接收移位寄存器的控制信号，采样输入的DQ数据；并通过内部AHB总线将接收移位 寄存器的数据打到主控制器的接收FIFO中。 本专利技术实施方式相对于现有技术而言，通信系统的主控制器通过简化双倍速率同 步动态随机存储器接口与从控制器通信，该接口包含6根信号线，片选信号（CS#)、正时钟 信号（CK)、负时钟信号（CK#)、读写选择信号（WE#)在主控制器中为输出信号，在从控制器 中为输入信号；数据信号（DQ)、数据选通脉冲信号（DQS)为输入输出信号；DQS与CK同频， 且利用DQS的上下双边沿进行数据传输。仅使用6根信号线即可实现高速数据传输，不但 减少了控制器设计的复杂度，降低了设计成本，而且省去了繁琐的命令访问的时间开销，提 高了接口的有效传输带宽。 另外，所述CS#是一个帧同步信号，在需要通信时，所述CS#设置为低电平； 所述WE#用来控制读写选择，当所述WE#为高电平时，所述通信系统进行读操作； 当所述WE#为低电平时，所述通信系统进行写操作； 其中，在所述通信系统进行读操作时，所述DQ和DQS信号线上的信号由所述从控 制器传送到所述主控制器； 在所述通信系统进行写操作时，所述DQ和DQS信号线上的信号由所述主控制器传 送到所述从控制器。 仅使用1根数据DQ和1根DQS锁存信号，可以最大化简化删除接口信号，删除了 原有DDR接口信号中与寻址有关的地址信号、命令信号，仅需支持读写操作，易于完成相应 硬件设计。 另外，所述主控制器包含：AHB接口模块、接收FIFO、接收控制状态机、接收移位寄 存器、延迟锁相环DLL、发送控制状态机、发送FIFO、发送移位寄存器、组合逻辑和双向输入 输出缓冲器； 本文档来自技高网...

【技术保护点】
一种基于双倍速率同步动态随机存储器接口的通信系统，其特征在于，包含：主控制器和从控制器；所述主控制器通过简化双倍速率同步动态随机存储器SDDR接口与所述从控制器通信；所述SDDR接口包含6根信号线，分别为传输片选信号CS#、正时钟信号CK、负时钟信号CK#、读写选择信号WE#、数据信号DQ和数据选通脉冲信号DQS；其中，所述CS#、CK、CK#、WE#在所述主控制器中为输出信号，在所述从控制器中为输入信号；所述DQ、DQS为输入输出信号；所述DQS与所述CK同频，并且利用所述DQS的上下双边沿同时进行DQ数据传输。

【技术特征摘要】

【专利技术属性】
技术研发人员：史公正，谢远鹏，管华军，
申请(专利权)人：联芯科技有限公司，
类型：发明
国别省市：上海;31