数据读取方法、控制电路、存储器模块与存储器储存装置制造方法及图纸

本发明专利技术提供一种数据读取方法、控制电路、存储器模块与存储器储存装置。此数据读取方法，用于可复写式非易失性存储器模块。本方法包括基于检测电压至可复写式非易失性存储器模块的一字符线以读取多个验证比特数据。本方法还包括：计算此些验证比特数据之中被识别为第一状态的比特数据的增加量；根据此增加量来获取新的读取电压值组；并且以读取电压值组来更新对应此字符线的门槛电压组。本方法还包括使用更新后的门槛电压组从电性连接至此字符线的存储单元所形成的实体页面中读取数据。基此，存储单元中的储存状态能够正确地被识别，以避免其所储存的数据遗失。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种数据读取方法、控制电路、存储器模块与存储器储存装置。此数据读取方法，用于可复写式非易失性存储器模块。本方法包括基于检测电压至可复写式非易失性存储器模块的一字符线以读取多个验证比特数据。本方法还包括：计算此些验证比特数据之中被识别为第一状态的比特数据的增加量；根据此增加量来获取新的读取电压值组；并且以读取电压值组来更新对应此字符线的门槛电压组。本方法还包括使用更新后的门槛电压组从电性连接至此字符线的存储单元所形成的实体页面中读取数据。基此，存储单元中的储存状态能够正确地被识别，以避免其所储存的数据遗失。【专利说明】数据读取方法、控制电路、存储器模块与存储器储存装置
本专利技术是有关于一种数据读取方法、控制电路、存储器模块与存储器储存装置。
技术介绍
数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需 求也急速增加。由于可复写式非易失性存储器（rewritable non-volatile memory)具有 数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例 如笔记型电脑。固态硬盘就是一种以快闪存储器作为储存媒体的储存装置。因此，近年快 闪存储器产业成为电子产业中相当热门的一环。 图1是根据已有技术所示出的快闪存储器元件的示意图。 请参照图1，快闪存储器元件1包含用于储存电子的电荷捕捉层（charge traping layer)2、用于施加电压的控制栅极（Control Gate)3、穿遂氧化层（Tunnel 0xide)4与多晶 娃间介电层（Interpoly Dielectric)5。当欲写入数据至快闪存储器元件1时，可通过将电 子注入电荷捕捉层2以改变快闪存储器元件1的临界电压，由此定义快闪存储器元件1的 数字高低态，而实现储存数据的功能。在此，注入电子至电荷捕捉层2的过程称为程序化。 反之，当欲将所储存的数据移除时，通过将所注入的电子从电荷捕捉层2中移除，则可使快 闪存储器元件1回复为未被程序化前的状态。 在写入与抹除过程中，快闪存储器元件1会随着电子的多次的注入与移除而造成 磨损，导致电子写入速度增加并造成临界电压分布变宽。因此，在多次写入与抹除后，快闪 存储器元件1可能无法被正确地识别其储存状态，而产生错误比特。
技术实现思路
本专利技术提供一种数据读取方法、控制电路、存储器模块与存储器储存装置，其能够 在存储单元发生磨损时，正确地识别其储存状态。 本专利技术范例实施例提出一种数据读取方法，用于可复写式非易失性存储器模块， 其中此可复写式非易失性存储器模块具有多个存储单元、多条字符线与多条比特线，每一 存储单元与此些字符线的其中一条字符线以及此些比特线的其中一条比特线电性连接，每 一存储单元可储存至少一个比特数据，每一比特数据可根据一电压被识别为第一状态或第 二状态，并且此些存储单元构成多个实体页面。本数据读取方法包括基于检测电压至此些 字符线之中的第一字符线以读取多个验证比特数据，其中一门槛电压组会以一第一读取电 压值组来设定且被配置用于此第一字符线。本数据读取方法还包括：计算此些验证比特数 据之中被识别为第一状态的比特数据的增加量；根据此增加量来获取第二读取电压值组； 并且以第二读取电压值组来更新该门槛电压组。本数据读取方法还包括使用以第二读取电 压值组所更新的门槛电压组从该些实体页面之中的一第一实体页面中读取数据，其中此些 存储单元之中构成第一实体页面的存储单元是电性连接至第一字符线。 在本专利技术的一范例实施例中，上述数据读取方法还包括：将一检测数据程序化至 第一字符线所连接的存储单元中并且基于检测电压至第一字符线以读取多个初始验证比 特数据；以及计算此些初始验证比特数据之中被识别为第一状态的比特数据的数目。 在本专利技术的一范例实施例中，上述计算此些验证比特数据之中被识别为第一状态 的比特数据的增加量的步骤包括：计算此些验证比特数据之中被识别为第一状态的比特数 据的数目；以及通过将此些验证比特数据之中被识别为第一状态的比特数据的数目减去此 些初始验证比特数据之中被识别为第一状态的比特数据的数目以获取上述增加量。 在本专利技术的一范例实施例中，上述数据读取方法还包括判断使用以第二读取电压 值组所更新的门槛电压组从第一实体页面中所读取的数据中的错误比特的数目是否大于 一预设门槛值。上述数据读取方法还包括，倘若使用以第二读取电压值组所更新的门槛电 压组从第一实体页面中所读取的数据中的错误比特的数目大于预设门槛值时，使用一容差 来微调第二读取电压值组以产生第三读取电压值组，并且以第三读取电压值组来更新门槛 电压组。上述数据读取方法也包括使用以第三读取电压值组所更新的门槛电压组来对第一 实体页面进行重新读取。 在本专利技术的一范例实施例中，上述第一读取电压值组包括多个读取电压值并且上 述检测电压的值等于此些读取电压值之中的一最大读取电压值或者介于此些读取电压之 中的最大读取电压值与此些读取电压之中的次大读取电压值之间。 在本专利技术的一范例实施例中，上述数据读取方法还包括：使用以第一读取电压值 组所设定的门槛电压组从第一实体页面中读取数据；并且判断使用以第一读取电压值组所 设定的门槛电压组从第一实体页面中所读取的数据中的错误比特的数目是否大于预设门 槛值。并且，上述基于检测电压至第一字符线以读取上述验证比特数据的步骤是在使用以 第一读取电压值组所设定的门槛电压组从该第一实体页面中所读取的数据中的错误比特 的数目大于预设门槛值时被执行。 在本专利技术的一范例实施例中，上述数据读取方法还包括判断可复写式非易失性存 储器模块的抹除次数是否大于抹除次数门槛值。并且，上述基于检测电压至第一字符线以 读取上述验证比特数据的步骤是在可复写式非易失性存储器模块的抹除次数大于此抹除 次数门槛值时被执行。 在本专利技术的一范例实施例中，上述根据增加量来获取第二读取电压值组的步骤包 括：根据增加量查询一读取电压对应表以获取第二读取电压值组。 本专利技术范例实施例提出一种控制电路，用于从可复写式非易失性存储器模块的多 个存储单元中读取数据。本控制电路包括：接口与存储器管理电路。接口用以电性连接上 述存储单元、多条字符线与多条比特线，每一存储单元与此些字符线的其中一条字符线以 及此些比特线的其中一条比特线电性连接，每一存储单元可储存至少一个比特数据，每一 比特数据可根据一电压被识别为一第一状态或一第二状态，并且此些存储单元构成多个实 体页面。存储器管理电路电性连接至此接口，并且用以基于检测电压至此些字符线之中的 第一字符线以读取多个验证比特数据，其中此存储器管理电路设定第一读取电压值组作为 用于第一字符线的门槛电压组。此外，存储器管理电路还用以计算该些验证比特数据之中 被识别为第一状态的比特数据的增加量，并且根据此增加量来获取第二读取电压值组。再 者，存储器管理电路还用以以第二读取电压值组来更新门槛电压组并且使用以第二读取电 压值组所更新的门槛电压组从该些实体页面之中的第一实体页面中读取数据，其中此些存 储单元之中构成第一实体页面的存储单元连接至第一字符线。 在本专利技术的一范例实本文档来自技高网...

【技术保护点】
一种数据读取方法，用于一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块具有多个存储单元、多条字符线与多条比特线，每一该些存储单元与该些字符线的其中一条字符线以及该些比特线的其中一条比特线电性连接，每一存储单元可储存至少一个比特数据，每一比特数据可根据一电压被识别为一第一状态或一第二状态，并且该些存储单元构成多个实体页面，该数据读取方法包括：基于一检测电压至该些字符线之中的一第一字符线以读取多个验证比特数据，其中一门槛电压组会以一第一读取电压值组来设定且被配置用于该第一字符线；计算该些验证比特数据之中被识别为该第一状态的比特数据的一增加量；根据该增加量来获取一第二读取电压值组；以该第二读取电压值组来更新该门槛电压组；以及使用以该第二读取电压值组所更新的该门槛电压组从该些实体页面之中的一第一实体页面中读取数据，其中该些存储单元之中构成该第一实体页面的存储单元电性连接至该第一字符线。

【技术特征摘要】

【专利技术属性】
技术研发人员：林纬，王天庆，赖国欣，许祐诚，郑国义，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71