控制存储装置的方法、存储器模块和存储系统制造方法及图纸

公开控制存储装置的方法、存储器模块和存储系统。一种在不需要得知主机所应用的编码或者对主机所应用的编码进行反向工程的情况下使主机和输入/输出(I/O)通道存储装置之间能够通信的协议。可通过以与从主机接收的格式相同的编码格式发送已知值的协议训练序列并且将关联的命令/状态数据存储在存储装置中，来将控制/状态数据写入存储装置。在运行时使用这些存储的值，以执行从主机接收的编码的命令并且以主机可识别的方式将状态数据报告给主机。基于存储体的缓冲构造还将用户数据按照接收的情况存储，以保存主机特定的编码。这样有助于通过DRAM通道在主机存储器控制器和存储装置之间的用户数据交换。

【技术实现步骤摘要】
本申请要求2015年5月7日提交的第62/158,420号和2015年12月11日提交的第14/967,258号美国临时申请的优先权权益，所述美国临时申请的公开通过引用全部包含于此。
本公开总体上涉及存储器。更具体地，而非限制的方式，本公开中公开的专利技术方面的特定实施例涉及输入/输出(I/O)通道通信协议，I/O通道通信协议可利用各种编码方法(例如，加扰、比特/字节混合/转换、基于纠错码(ECC)的编码和其他数据保护/编码方案)进行工作。
技术介绍
计算系统可采用通过不同类型的总线与中央处理单元(CPU)或存储器控制器通信的许多不同类型的半导体存储器。这些存储器可包括易失性存储器以及非易失性存储器。可通过诸如一个或多个DRAM模块的随机存取存储器(RAM)来提供易失性存储器。另一方面，可通过固态驱动器(SSD)、通用串行总线(USB)驱动器上的闪速存储器或安全数字(SD)存储卡或微SD存储卡上的闪速存储器来提供非易失性存储器。不同类型的总线可以是计算系统的母板的一部分，并且提供与各个存储器的物理连接，以允许在整个系统中进行相关信息(诸如，命令、地址、数据和状态信息)的通信。通常，不同的输入/输出(I/O)总线一般支持不同的数据带宽。例如，将CPU连接到系统存储器(诸如，DRAM模块)的主存储器总线或系统存储器I/O总线可支持比另一条I/O总线(也可被称为“扩展总线”)所支持的数据带宽明显高的数据带宽。支持与DRAM模块的通信的系统总线可以能互换地被称为“DRAM总线”、“DRAM接口”、“DRAM存取器接口”或“DRAM通道”。在计算系统中可存在许多不同类型的其他I/O总线。一些I/O总线包括例如外围组件互连(PCI)总线、PCI Express(PCI-E或PCIe)总线、USB总线、串行高级技术附件(SATA)总线等。通常，非易失性存储装置可连接
到各条I/O总线。例如，USB驱动器可连接到USB总线，SSD驱动器可连接到SATA总线。应理解，各条通信总线(无论是系统存储器总线还是另一条I/O总线)提供支持特定类型的通信协议的接口，该通信协议是针对该总线和连接到该总线的存储器专门定义并且标准化的通信协议。例如，之前被称为电子元件工业联合会(JEDEC)的JEDEC固态技术协会是独立的半导体工程贸易组织和标准化主体，它已经采用并且创建了用于DRAM(诸如，双倍数据速率2、3或4(DDR2/DDR3/DDR4)同步DRAM(SDRAM)存储器)的开放标准。这些标准可指定存储器引出线和存储器总线接口构造—包括地址和数据总线构造以及相关DRAM接口的通信协议(诸如，存储器重置和初始化程序、各种存储器操作的时序要求、各种存储器命令和状态数据的格式、不同存储器读模式和写模式等)。这种标准化的一个优点在于，第三方遵从相关标准制造的存储器模块可用于任何计算系统中，只要该计算系统中的对应存储器总线被设计成支持各个标准化协议即可。然而，另一方面，标准化存储器接口可妨碍针对一种类型的通信总线设计的存储器模块与另一种类型的通信总线一起安装或者与另一种类型的通信总线连接。例如，被设计成利用USB总线操作的装置(例如，USB存储器)不能连接到SATA总线，反之亦然。
技术实现思路
在一个实施例中，本公开涉及一种控制存储装置的方法，所述方法包括：(i)检测存储装置附连到主机所支持的输入/输出(I/O)接口；(ii)响应于所述检测，指示主机使用I/O接口将数据模式的序列写入存储装置，其中，序列中的数据模式包括各个命令数据的编码版本，其中，在将序列中的数据模式写入预定次数之后，将序列中的下一个数据模式写入存储装置；(iii)将写入的数据模式的包含命令数据的部分存储在存储装置中的可寻址存储器中；(iv)在存储装置通过I/O接口从主机接收控制位模式，其中，控制位模式包括编码的I/O命令；以及(v)使用可寻址存储器中的一个或多个包含命令数据的部分对通过控制位模式接收的I/O命令解码。在另一个实施例中，本公开涉及一种控制存储装置的方法，所述方法包括：(i)将存储装置配置为可附连到主机所支持的I/O接口并且可通过主机所支持的I/O接口操作，其中，存储装置被配置为将从主机接收的数据存储在
存储装置内的多个缓冲器中；(ii)在存储装置通过I/O接口从主机接收所述多个缓冲器中的一个缓冲器的存储器映射的缓冲器地址以及数据的存储页的编码版本；(iii)将接收的数据的编码版本存储到具有存储器映射的缓冲器地址的缓冲器中；(iv)从主机接收读取存储在存储器映射的缓冲器地址的内容的指令；以及(v)响应于接收到指令，通过I/O接口将存储的接收的数据的编码版本提供到主机。在另一个实施例中，本公开涉及一种存储器模块，所述存储器模块包括：(i)第一存储部分；(ii)接口单元；(iii)第二存储部分；和(iv)控制单元，连接到第一存储部分、接口单元和第二存储部分。存储器模块中的第一存储部分包括用于存储内容的多个存储器单元。接口单元被配置为允许存储器模块附连到主机所支持的I/O接口并且可通过主机所支持的I/O接口操作。在将存储器模块附连到I/O接口时，存储器模块中的控制单元被操作为：(i)通过I/O接口从主机接收数据模式的序列，其中，序列中的数据模式包括各个命令数据的编码版本，其中，在从主机接收序列中的数据模式预定次数之后，接收序列中的下一个数据模式；(ii)将接收的数据模式的包含命令数据的部分存储在第二存储部分中；(iii)通过I/O接口从主机接收控制位模式，其中，控制位模式包括编码的I/O命令；以及(iv)使用第二存储部分中的一个或多个包含命令数据的部分对通过控制位模式接收的I/O命令解码。在另外的实施例中，本公开涉及一种存储系统，所述系统包括：(i)I/O接口，支持以针对其定义的传输格式通过其进行电子内容的通信；(ii)处理器，连接到I/O接口并且支持通过I/O接口进行电子内容的通信；(iii)存储装置，连接到I/O接口；以及(iv)装置驱动器，与存储装置关联。在所述系统中，装置驱动器包含程序指令，当处理器执行所述程序指令时，使得处理器执行以下操作：(i)检测存储装置附连到I/O接口；以及(ii)使用I/O接口将数据模式的序列写入存储装置，其中，序列中的数据模式包括各个命令数据的编码版本，其中，在将序列中的数据模式写入预定次数之后，将序列中的下一个数据模式写入存储装置。此外，在所述系统中，存储装置可通过装置驱动器被操作为执行以下操作：(i)将数据模式的包含命令数据的部分存储在存储装置中的可寻址存储器中；(ii)通过I/O接口从处理器接收控制位模式，其中，控制位模式包括编码的I/O命令；以及(iii)使用可寻址存储器中的一个或多个包含命令数据的部分对通过控制位模式接收的I/O命令解
码。附图说明在下面的部分中，将参照附图中示出的示例性实施例来描述本公开的专利技术方面，在附图中：图1示出根据本公开的一个实施例的系统的高度简化的部分布局；图2示出图1中的系统的另一个实施例，包含在图1中描绘的存储装置和主机处理器的示例性架构细节；图3示出根据本公开的一本文档来自技高网...

【技术保护点】
一种控制存储装置的方法，包括：检测存储装置附连到主机所支持的输入/输出(I/O)接口；响应于所述检测，指示主机使用I/O接口将数据模式的第一序列写入存储装置，其中，第一序列中的数据模式包括各个命令数据的编码版本，其中，在将第一序列中的数据模式写入预定次数之后，将第一序列中的下一个数据模式写入存储装置；将写入的数据模式的包含命令数据的部分存储在存储装置中的可寻址存储器中；在存储装置通过I/O接口从主机接收控制位模式，其中，控制位模式包括编码的I/O命令；以及使用可寻址存储器中的一个或多个包含命令数据的部分对通过控制位模式接收的I/O命令解码。

【技术特征摘要】
2015.05.07 US 62/158,420;2015.12.11 US 14/967,2581.一种控制存储装置的方法，包括：检测存储装置附连到主机所支持的输入/输出(I/O)接口；响应于所述检测，指示主机使用I/O接口将数据模式的第一序列写入存储装置，其中，第一序列中的数据模式包括各个命令数据的编码版本，其中，在将第一序列中的数据模式写入预定次数之后，将第一序列中的下一个数据模式写入存储装置；将写入的数据模式的包含命令数据的部分存储在存储装置中的可寻址存储器中；在存储装置通过I/O接口从主机接收控制位模式，其中，控制位模式包括编码的I/O命令；以及使用可寻址存储器中的一个或多个包含命令数据的部分对通过控制位模式接收的I/O命令解码。2.根据权利要求1所述的方法，其中，I/O接口是动态随机存取存储器(DRAM)接口，编码的I/O命令是编码的DRAM命令，并且存储装置被配置为通过DRAM接口进行操作。3.根据权利要求1所述的方法，其中，指示主机写入数据模式的第一序列的步骤包括：在存储装置内创建控制寄存器，其中，控制寄存器被配置为至少存储第一序列中的数据模式的包含命令数据的部分；将存储器地址与控制寄存器关联；以及指示主机将第一序列中的数据模式写入与控制寄存器关联的存储器地址。4.根据权利要求1所述的方法，还包括：还指示主机使用I/O接口将数据模式的第二序列写入存储装置，其中，第二序列中的数据模式包括各个状态数据的编码版本，其中，在将第二序列中的数据模式写入预定次数之后，将第二序列中的下一个数据模式写入存储装置；将第二序列中的数据模式的包含状态数据的部分存储在存储装置中的寄存器中；使用可寻址存储器来对接收的I/O命令解码；访问存储装置中的寄存器；基于操作的结果，从寄存器中检索对应的包含状态数据的部分；以及将检索到的包含状态数据的部分提供给主机，作为对接收的I/O命令的响应。5.根据权利要求4所述的方法，其中，以存储装置已知的预定次序写入第一序列中的数据模式和第二序列中的数据模式。6.根据权利要求4所述的方法，其中，指示主机写入数据模式的第二序列的步骤包括：在存储装置内创建状态寄存器，其中，状态寄存器被配置为至少存储第二序列中的数据模式的包含状态数据的部分；将存储器地址与状态寄存器关联；以及指示主机将第二序列中的数据模式写入与状态寄存器关联的存储器地址。7.根据权利要求4所述的方法，其中，主机以针对I/O接口定义的传输格式将第一序列中的数据模式和第二序列中的数据模式发送到存储装置。8.一种控制存储装置的方法，包括：将存储装置配置为附连到主机所支持的输入/输出(I/O)接口并且通过主机所支持的输入/输出(I/O)接口操作，其中，存储装置被配置为将从主机接收的数据存储在存储装置内的多个缓冲器中；在存储装置通过I/O接口从主机接收所述多个缓冲器中的一个缓冲器的存储器映射的缓冲器地址以及数据的存储页的编码版本；将接收的数据的编码版本存储到具有存储器映射的缓冲地址的缓冲器中；从主机接收读取存储在存储器映射的缓冲地址的内容的指令；以及响应于接收到所述指令，通过I/O接口将存储的接收的数据的编码版本提供给主机。9.根据权利要求8所述的方法，其中，配置存储装置的步骤包括：在附连到I/O接口时，训练存储装置以识别主机编码的存储器命令，以便使存储装置执行通过I/O接口从主机接收的存储器命令，而不管主机用于对存储器命令编码的第一编码方案；以及进一步训练存储装置以将状态信息的编码版本提供给主机，其中，状态信息通过I/O接口发送并且与对应的存储器命令的执行关联，其中，状态信息的编码版本基于主机用于处理状态信息的第二编码方案。10.根据权利要求8所述的方法，其中，I/O接口是动态随机存取存储器(DRAM)接口，其中，配置存储装置的步骤包括：将每个缓冲器划分成多个块，其中，每个块使用对应的逻辑块地址(LBA)来访问，其中，每个块的大小等于从主机接收的数据的存储页的大小；以及将所述多个缓冲器组织成多个存储体，其中，每个存储体包含相等数量的不同缓冲器并且由主机分别寻址，就像存储体是与DRAM接口连接的DRAM存储体一样，以及其中，从主机接收所述多个缓冲器中的给定缓冲器的存储器映射的缓冲器地址的步骤包括：接收识别与给定缓冲器关联的存储体以及所识别的存储体内的给定缓冲器的存储器映射的缓冲器地址。11.根据权利要求10所述的方法，还包括：使用组相关性将多个LBA中的各个LBA分配给所述多个块中的每个块。12.一种存储器模块，包括：第一存储部分，包括用于存储内容的多个存储器单元；接口单元，被配置为允许存储器模块附连到主机所支持的输入/输出(I/O)接口并且通过主机所支持的输入/输出(I/O)接口操作；第二存储部分；以及控制单元，连接到第一存储部分、接口单元和第二存储部分，其中，在将存储器模块附连到I/O接口时，控制单元被操作为：通过I/O接口从主机接收数据模式的第一序列，其中，第一序列中的数据模式包括各个命令数据的编码版本，其中，在从主机接收第一序列中的数据模式预定次数之后，接收第一序列中的下一个数据模式；将接收的数据模式的包含命令数据的部分存储在第二存储部分中；通过I/O接口从主机接收控制位模式，其中，控制位模式包括编码的I/O命令；以及使用第二存储部分中的一个或多个包含命令数据的部分对通过控制位模式接收的I/O命令解码。13.根据权利...

【专利技术属性】
技术研发人员：伊恩·斯沃布里克，迈克尔·伯克曼，克雷格·汉森，张志任，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR