数据存储高速串行接口可测性结构及其FPGA通路测试方法技术

本发明专利技术涉及一种数据存储高速串行接口可测性结构及其FPGA通路测试方法，属于数据存储技术领域。本发明专利技术提供的一种数据存储高速串行接口可测性结构及其FPGA通路测试方法，不采用对高速串行线路进行加测试点、引出额外线路等影响信号完整性的方法，通过灵活布置通道2选1芯片，将FPGA芯片控制SATA控制器芯片的通路切换到SATA接口，实现了FPGA通路的可测性，便于用SATA协议分析仪对FPGA通路进行通路信号完整性和SATA协议分析。

【技术实现步骤摘要】

本专利技术涉及数据存储
，具体涉及一种数据存储高速串行接口可测性结构及其FPGA通路测试方法。
技术介绍
如图1所示，大容量数据存储记录仪的典型实例由FPGA芯片、SATA控制器芯片、FLASH芯片和通路2选1芯片组成，记录时FPGA接收数据源，通路2选1芯片通路切换到0通道，通过SATA接口控制SATA控制器芯片写入FLASH芯片中。回读时通路2选1芯片通路切换到1通道，PC设备通过SATA接口读取存储信息。由于SATA接口基于高速串行技术，通路的信号完整性及其测试手段极为重要。回读通路由于具备与PC设备互联的SATA连接器，所以可以用SATA协议分析仪对回读通路进行通路信号完整性和SATA协议分析。但是FPGA控制SATA控制器芯片的通路由于在电路板上面积比较密集往往不具备可测性。这样通路遇到故障便无法定位故障问题。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是：如何设计一种数据存储高速串行接口可测性结构及其FPGA通路测试方法。(二)技术方案为了解决上述技术问题，本专利技术提供了一种数据存储高速串行接口可测性结构，包括数据源接口、FPGA芯片、第一通道2选1芯片B、第二通道2选1芯片A、第三通道2选1芯片C、SATA接口、SATA控制器芯片以及FLASH芯片；其中，FPGA芯片用于：通过控制通道切换，构建以下FPGA芯片读写FLASH芯片的数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片B的0通道—第二通道2选1芯片A的0通道—SATA控制器芯片—FLASH芯片；通过控制通道切换，构建以下PC设备读写FLASH芯片的数据传递路径：SATA接口—第三通道2选1芯片C的0通道—第一通道2选1芯片B的1通道—第二通道2选1芯片A的0通道—SATA控制器芯片—FLASH芯片；并通过控制通道切换，构建以下FPGA通路测试数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片B的0通道—第二通道2选1芯片A的1通道—第三通道2选1芯片C的1通道—SATA接口。优选地，所述SATA控制器芯片与多个FLASH芯片连接。本专利技术还提供了一种基于所述的数据存储高速串行接口可测性结构实现的FPGA通路测试方法，该方法中，利用以下FPGA通路测试数据传递路径实现FPGA通路测试：数据源接口—FPGA芯片—第一通道2选1芯片B的0通道—第二通道2选1芯片A的1通道—第三通道2选1芯片C的1通道—SATA接口。(三)有益效果本专利技术提供了一种数据存储高速串行接口可测性结构及其FPGA通路测试方法，不采用对高速串行线路进行加测试点、引出额外线路等影响信号完整性的方法，通过灵活布置通道2选1芯片，将FPGA芯片控制SATA控制器芯片的通路切换到SATA接口，实现了FPGA通路的可测性，便于用SATA协议分析仪对FPGA通路进行通路信号完整性和SATA协议分析。附图说明图1为传统的数据存储典型结构示意图；图2为本专利技术实施例的数据存储高速串行接口可测性结构示意图；图3为本专利技术实施例中FPGA读写FLASH示意图；图4为本专利技术实施例中PC读写FLASH示意图；图5为本专利技术实施例中FPGA通路测试示意图。具体实施方式为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。本专利技术实施例的设计思路是在原有数据存储典型结构中第一通道2选1芯片B和SATA控制器芯片之间加入第二通道2选1芯片A，在SATA接口与第一通道2选1芯片B之间加入第三通道2选1芯片C。这样FPGA芯片可以通过第一通道2选1芯片B的0通道、第二通道2选1芯片A的1通道和第三通道2选1芯片C的1通道与SATA接口互联，实现了FPGA通路的可测性。具体而言，如图2所示，本专利技术实施例提供了一种数据存储高速串行接口可测性结构，包括数据源接口、FPGA芯片、第一通道2选1芯片B、第二通道2选1芯片A、第三通道2选1芯片C、SATA接口、SATA控制器芯片以及FLASH芯片；其中，FPGA芯片用于：通过控制通道切换，构建以下FPGA芯片读写FLASH芯片的数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片B的0通道—第二通道2选1芯片A的0通道—SATA控制器芯片—FLASH芯片；通过控制通道切换，构建以下PC设备读写FLASH芯片的数据传递路径：SATA接口—第三通道2选1芯片C的0通道—第一通道2选1芯片B的1通道—第二通道2选1芯片A的0通道—SATA控制器芯片—FLASH芯片；并通过控制通道切换，构建以下FPGA通路测试数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片B的0通道—第二通道2选1芯片A的1通道—第三通道2选1芯片C的1通道—SATA接口。其中SATA控制器芯片分别与四个FLASH芯片连接。基于所述的数据存储高速串行接口可测性结构实现的FPGA读写FLASH方法、PC设备读写FLASH方法以及FPGA通路测试方法为：如图3所示，FPGA芯片读写FLASH芯片：FPGA芯片控制通道切换，数据读写通路可以通过第一通道2选1芯片B的0通道、第二通道2选1芯片A的0通道构建。FPGA芯片读写FLASH芯片数据传递路径为：数据源接口—FPGA芯片—第一通道2选1芯片B的0通道—第二通道2选1芯片A的0通道—SATA控制器芯片—FLASH芯片。图3中粗线为FPGA芯片读写FLASH芯片数据通路。如图4所示，PC设备读写FLASH芯片：FPGA芯片控制通道切换，数据读写通路可以通过第三通道2选1芯片C的0通道、第一通道2选1芯片B的1通道和第二通道2选1芯片A的0通道构建。PC设备读写FLASH芯片数据传递路径为：SATA接口—第三通道2选1芯片C的0通道—第一通道2选1芯片B的1通道—第二通道2选1芯片A的0通道—SATA控制器芯片—FLASH芯片。图4中粗线为PC设备读写FLASH芯片数据通路。如图5所示，FPGA芯片通路测试：FPGA芯片控制通道切换，测试通路可以通过第一通道2选1芯片B的0通道、第二通道2选1芯片A的1通道和第三通道2选1芯片C的1通道构建。FPGA芯片通路测试数据传递路径为：数据源接口—FPGA芯片—第一通道2选1芯片B的0通道—第二通道2选1芯片A的1通道—第三通道2选1芯片C的1通道—SATA接口。图5中粗线为FPGA通路测试数据通路。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员来说，在不脱离本专利技术技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种数据存储高速串行接口可测性结构，其特征在于，包括数据源接口、FPGA芯片、第一通道2选1芯片(B)、第二通道2选1芯片(A)、第三通道2选1芯片(C)、SATA接口、SATA控制器芯片以及FLASH芯片；其中，FPGA芯片用于：通过控制通道切换，构建以下FPGA芯片读写FLASH芯片的数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片(B)的0通道—第二通道2选1芯片(A)的0通道—SATA控制器芯片—FLASH芯片；通过控制通道切换，构建以下PC设备读写FLASH芯片的数据传递路径：SATA接口—第三通道2选1芯片(C)的0通道—第一通道2选1芯片(B)的1通道—第二通道2选1芯片(A)的0通道—SATA控制器芯片—FLASH芯片；并通过控制通道切换，构建以下FPGA通路测试数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片(B)的0通道—第二通道2选1芯片(A)的1通道—第三通道2选1芯片(C)的1通道—SATA接口。

【技术特征摘要】
1.一种数据存储高速串行接口可测性结构，其特征在于，包括数据源接口、FPGA芯片、第一通道2选1芯片(B)、第二通道2选1芯片(A)、第三通道2选1芯片(C)、SATA接口、SATA控制器芯片以及FLASH芯片；其中，FPGA芯片用于：通过控制通道切换，构建以下FPGA芯片读写FLASH芯片的数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片(B)的0通道—第二通道2选1芯片(A)的0通道—SATA控制器芯片—FLASH芯片；通过控制通道切换，构建以下PC设备读写FLASH芯片的数据传递路径：SATA接口—第三通道2选1芯片(C)的0通道—第一通道2选1芯片(B)的1通道—第二通道2选1芯片(A)的0通道—SATA控制器芯片—...

【专利技术属性】
技术研发人员：杨硕，周津，杨阳，何全，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津;12