CMOS器件金属栅极的制造方法技术

技术编号:8684093 阅读:146 留言:0更新日期:2013-05-09 03:57
本发明专利技术提供一种CMOS器件金属栅极的制造方法,本发明专利技术同时去除虚设栅极,形成栅极沟槽,利用能够凝固的流动性聚合物的填充层填充栅极沟槽,再依次在CMOS器件上第一区域和第二区域分别形成NMOS金属栅极和PMOS金属栅极,从而在可以同时去除NMOS区域和PMOS区域中的虚设栅极,减少光刻工艺的同时,在NMOS区域和PMOS区域中形成不同的功函数金属层,满足CMOS器件不同金属栅极的功函数要求,提高CMOS器件性能。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造方法,尤其涉及一种CMOS器件金属栅极的制造方法
技术介绍
随着半导体工艺生产过程中晶体管的尺寸不断缩小,晶体管元件工作需要的电压和电流不断降低,晶体管开关的速度也随之加快,随之对半导体工艺各方面要求大幅提高。晶体管的组成部分做到了几个分子和原子的厚度,组成半导体的材料达到了物理电气特性的极限。现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料,至今晶体管中的二氧化硅层已经缩小到只有最初的十分之一,甚至达到仅有5个氧原子的厚度。栅介质层作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层,已经不能再缩小了,否则产生的漏电流会让晶体管无法正常工作。因此,业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material),用以更好的分隔栅极和晶体管其他部分,大幅减少漏电量。同时,为了与高介电常数材料兼容,采用金属材料代替原有多晶硅作为栅导电层材料,从而形成了新的栅极结构。金属材料的栅极结构在高温退火工艺过程中,其功函数(Work Function)会发生大幅变化、导致栅极耗尽和RC延迟等问题影响半导本文档来自技高网...

【技术保护点】
一种CMOS器件金属栅极的制造方法,包括:提供一半导体衬底,所述半导体衬底包括第一区域和第二区域,所述第一区域上形成有第一虚设栅极,所述第二区域上形成有第二虚设栅极,所述第一虚设栅极两侧和第二虚设栅极两侧形成有层间介质层;去除第一虚设栅极和第二虚设栅极,形成第一栅极沟槽和第二栅极沟槽;在所述第一栅极沟槽和第二栅极沟槽中形成填充层;在所述层间介质层和填充层上沉积氧化层,并利用光刻和刻蚀工艺去除位于第二区域上的氧化层和位于所述第二栅极沟槽中的填充层;依次沉积第二功函数金属层和第二金属电极层,所述第二金属电极层填充所述第二栅极沟槽;进行第一次化学机械研磨,以去除位于所述第二栅极沟槽外的第二金属层和第...

【技术特征摘要】
1.一种CMOS器件金属栅极的制造方法,包括: 提供一半导体衬底,所述半导体衬底包括第一区域和第二区域,所述第一区域上形成有第一虚设栅极,所述第二区域上形成有第二虚设栅极,所述第一虚设栅极两侧和第二虚设栅极两侧形成有层间介质层; 去除第一虚设栅极和第二虚设栅极,形成第一栅极沟槽和第二栅极沟槽; 在所述第一栅极沟槽和第二栅极沟槽中形成填充层; 在所述层间介质层和填充层上沉积氧化层,并利用光刻和刻蚀工艺去除位于第二区域上的氧化层和位于所述第二栅极沟槽中的填充层; 依次沉积第二功函数金属层和第二金属电极层,所述第二金属电极层填充所述第二栅极沟槽; 进行第一次化学机械研磨,以去除位于所述第二栅极沟槽外的第二金属层和第二功函数金属层,以形成第二金属栅极; 去除所述氧化层和填充层; 依次沉积第一功函数金属层和第一金属电极层,所述第一金属电极层填充所述第一栅极沟槽; 进行第二次化学机械研磨,以去除位于所述第一栅极沟槽外的金属层和功函数金属层,以形成第一金属栅极。2.按权利要求1所述的CMOS器件金属栅极的制造方法,其特征在于,所述填充层的材质为能够凝固的流动性聚合物。3.按权利要求2所述的CMOS器件金属栅极的制造方...

【专利技术属性】
技术研发人员:李凤莲韩秋华
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1