字线电压偏置电路制造技术

本发明专利技术公开一种字线电压偏置电路，包括：字线电压控制信号产生电路，用于产生连接驱动管的第一字线电压控制信号及第二字线电压控制信号，其电源负端接负压产生电路，以于读控制信号控制存储器读操作时，该字线电压控制信号产生电路产生的负压的该第一字线电压控制信号；以及负压产生电路，连接于该字线电压控制信号产生电路，以于读操作时提供负压至该第一字线电压控制信号，本发明专利技术使得读操作时字线电压控制信号产生电路产生一负压的字线电压控制信号控制驱动管，以更好的驱动驱动管，减小管子尺寸及芯片面积。

【技术实现步骤摘要】

本专利技术涉及一种字线电压偏置电路，特别是涉及一种存储器内的字线电压偏置电路。
技术介绍
图1为现有技术中一种字线偏置电路的电路示意图。如图1所示，现有技术的字线偏置电路包括PMOS管P1/P2、NMOS管N1/N2/N3/N4以及缓冲器B1/B2，于现有技术的存储器内，缓冲器BI输出的字线电压控制信号ENb连接于驱动管PO及NMOS管NO的栅极，驱动管PO源极接行译码电路XPZ，漏极接字线WL并与NMOS管NO漏极相连，NMOS管NO的源极接地，缓冲器B2输出的字线电压控制信号EN接NMOS管N6栅极，NMOS管N6漏极接行译码电路XPZ，源极接于字线WL。当进行读操作时，SEL = “1”，SELb = “0”，则NMOS管N3导通，缓冲器BI之输入，即N3之漏极接到地，缓冲器BI输出的字线电压控制信号ENb为低，而N3导通接地使PMOS管P2之栅极接地，则PMOS管P2导通，NMOS管N2栅极接地则N2截止，从而P2和N2的漏极因P2导通和N2截止为高电平，同时SEL = “O”使NMOS管N4截止，则缓冲器B2输出EN为高，同时，P2和N2栅极的高电平送到P1/N1之栅极使得Pl截止，NI导通，从而进一步保证缓冲器BI输出的字线电压控制信号ENb为低。然而，由于N1/N2/N3/N4的源极接地，则于读操作时缓冲器BI输出的字线电压控制信号ENb为“0”，由于驱动管PO是靠栅极低压导通，控制其导通的字线电压控制信号ENb低则容易导通，而字线电压控制信号ENb仅为“O”则导致驱动管PO驱动能力小，管子大，芯片面积大。
技术实现思路
为克服上述现有技术的闪存存在的由于字线电压控制信号不够低导致的驱动管驱动能力小、管子大及芯片面积大的问题，本专利技术的主要目的在于提供一种字线电压偏置电路，其通过将字线电压控制信号产生电路的电源负端接一负压产生电路，使得读操作时字线电压控制信号产生电路产生一负压的字线电压控制信号，以更好的驱动驱动管，减小管子尺寸及芯片面积。为达上述及其它目的，本专利技术一种字线电压偏置电路，至少包括字线电压控制信号产生电路，用于产生连接驱动管的第一字线电压控制信号及第二字线电压控制信号，其电源负端接负压产生电路，以于读控制信号控制存储器读操作时，该字线电压控制信号产生电路产生的负压的该第一字线电压控制信号；以及负压产生电路，连接于该字线电压控制信号产生电路，以于读操作时提供负压至该第一字线电压控制信号。进一步地，该字线电压控制信号产生电路包括包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第一缓冲器及第二缓冲器，其中该第一 NMOS管、该第二 NMOS管、该第三NMOS管、该第四NMOS管源极及该第一缓冲器均接于该负压产生电路，该第三NMOS管栅极接第一读控制信号，漏极接该第一缓冲器输入端，该第一缓冲器输出端输出该第一字线电压控制信号，该第四NMOS管栅极接第二读控制信号，漏极接该第二缓冲器输入端，该第二缓冲器输出端输出该第二字线电压控制信号，该第一 PMOS管及该第二 PMOS管漏极接电源正端，该第一 PMOS管栅极与该第一 NMOS管栅极互连，并与该第二 PMOS管漏极、栅极连接，该第一 PMOS管漏极与该第一 NMOS管漏极相连并接于该第一缓冲器输入端，该第二 PMOS管栅极与该第二 NMOS管栅极互连，并接于该第一缓冲器输入端，该第二 PMOS管漏极与该第二 NMOS管漏极相连并接于该第二 PMOS管栅极及该第二缓冲器输入端。进一步地，该负压产生电路包括电荷泵、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管以及比较器，该电荷泵输出端接于该字线电压控制信号产生电路，并接于该第四PMOS管漏极，该第三PMOS管、第四PMOS管、第五PMOS管及第六PMOS管的栅极与漏极接在一起，衬底和源极接在一起，形成有源电阻，该第三PMOS管与该第五PMOS管源极接电源电压，该第六PMOS管漏极接地，该该第三PMOS管的源极与该第四PMOS管漏极相接，其中点被接至该比较器之正端，该第五PMOS管的漏极与该第六PMOS管的源极相接，其中点被接至该比较器的负端，该比较器输出端输出反馈信号至该电荷泵。进一步地，设定该第三PMOS管、该第四PMOS管、该第五PMOS管P4及该第六PMOS管的宽长比，使该电荷泵输出稳定的负压。进一步地，设定该第三PMOS管、该第四PMOS管、该第五PMOS管P4及该第六PMOS管的宽长比，使该电荷泵输出稳定在-O.1 O. 3V。与现有技术相比，本专利技术提供一种字线电压偏置电路，其通过将字线电压控制信号产生电路的电源负端接一负压产生电路，使得读操作时字线电压控制信号产生电路产生一负压的第一字线电压控制信号，以更好的驱动后续的驱动管，减小管子尺寸及芯片面积。附图说明图1为现有技术中一种字线偏置电路的电路不意图；图2为本专利技术一种字线电压偏置电路之较佳实施例的电路示意图。具体实施例方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种字线电压偏置电路之较佳实施例的电路示意图。根据图2，本专利技术一种字线电压偏置电路，包括字线电压控制信号产生电路201及负压产生电路202。其中，字线电压控制信号产生电路201用于产生第一字线电压控制信号ENb及第二字线电压控制信号EN，其电源负端接负压产生电路202，以于读控制信号SEL/SELb控制读操作时，字线电压控制信号产生电路201产生的负压的字线电压控制信号ENb。具体来说，字线电压控制信号产生电路201包括第一 PMOS管P1、第二 PMOS管P2、第一匪OS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一缓冲器BI及第二缓冲器B2，其中第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4源极及第一缓冲器BI均接于负压产生电路202，第三NMOS管N3栅极接第一读控制信号SEL，漏极接第一缓冲器BI输入端,第一缓冲器BI输出端输出第一字线电压控制信号ENb,第四NMOS管N4栅极接第二读控制信号SELb，漏极接第二缓冲器B2输入端，第二缓冲器B2输出端输出第二字线电压控制信号EN，第一 PMOS管Pl及第二 PMOS管P2漏极接电源正端，第一 PMOS管Pl栅极与第一 NMOS管NI栅极互连，并与第二 PMOS管P2漏极、栅极连接，第一 PMOS管Pl漏极与第一NMOS管NI漏极相连并接于第一缓冲器BI输入端，第二 PMOS管P2栅极与第二 NMOS管N2栅极互连，并接于第一缓冲器BI输入端，第二 PMOS管P2漏极与第二 NMOS管N2漏极相连并接于P1/N1栅极及第二缓冲器B2输入端，同时，第一缓冲器BI及第二缓冲器B2还连接电源正端。负压产生电路202连接于字线电压控制信号产生电路201的电源负端，以提供负压Xdbias，具体的说，负压产生电路202包括电荷泵203、第三PMOS管P本文档来自技高网...

【技术保护点】
一种字线电压偏置电路，至少包括：字线电压控制信号产生电路，用于产生连接驱动管的第一字线电压控制信号及第二字线电压控制信号，其电源负端接负压产生电路，以于读控制信号控制存储器读操作时，该字线电压控制信号产生电路产生的负压的该第一字线电压控制信号；以及负压产生电路，连接于该字线电压控制信号产生电路，以于读操作时提供负压至该第一字线电压控制信号。

【技术特征摘要】
1.一种字线电压偏置电路，至少包括: 字线电压控制信号产生电路，用于产生连接驱动管的第一字线电压控制信号及第二字线电压控制信号，其电源负端接负压产生电路，以于读控制信号控制存储器读操作时，该字线电压控制信号产生电路产生的负压的该第一字线电压控制信号；以及 负压产生电路，连接于该字线电压控制信号产生电路，以于读操作时提供负压至该第一字线电压控制信号。2.如权利要求1所述的字线电压偏置电路，其特征在于:该字线电压控制信号产生电路包括包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第一缓冲器及第二缓冲器，其中该第一 NMOS管、该第二 NMOS管、该第三NMOS管、该第四NMOS管源极及该第一缓冲器均接于该负压产生电路，该第三NMOS管栅极接第一读控制信号，漏极接该第一缓冲器输 入端，该第一缓冲器输出端输出该第一字线电压控制信号，该第四NMOS管栅极接第二读控制信号，漏极接该第二缓冲器输入端，该第二缓冲器输出端输出该第二字线电压控制信号，该第一 PMOS管及该第二 PMOS管漏极接电源正端，该第一 PMOS管栅极与该第一 NMOS管栅极互连，并与该第二 PMOS管漏极、栅极连接，该第一 PMOS管漏极与该第一 NMOS管漏极相连并接于该第一缓冲器输入端，该第二 P...

【专利技术属性】
技术研发人员：杨光军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：