多指令流存储器系统技术方案

一种系统包含：处理器，其处理两个线程；存储器装置，其与所述处理器通信，所述存储器装置接收输入地址信号且包含多个存储器单元群组，每一存储器单元群组包括具有相同输入地址的两个非易失性存储器单元，每一存储器单元包括电阻性存储器元件且与对应的线程相关联。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及一种包括多个非易失性存储器的存储器单元。
技术介绍
技术上的进步已产生体积更小且能力更强的计算装置。举例来说，当前存在多种便携式个人计算装置，包括无线计算装置，例如，无线电话、个人数字助理(PDA)和寻呼装置，所述装置体积小、重量轻且易于由用户携带。更具体来说，无线电话(例如蜂窝式电话和因特网协议(IP)电话)可经由无线网络传送语音和数据包。此外，许多此类无线电话包括并入于其中的其它类型的装置。举例来说，无线电话还可包括数字静态相机、数字视频相机、数字记录器和音频文件播放器。而且，此类无线电话可处理可执行指令，包括软件应用程序，例如可用以接入因特网的网络浏览器应用程序。因而，这些无线电话可包括显著的计算能力。 可通过使用同时多线程(SMT)来提高处理器的计算能力。SMT通过使得能够在一个循环中从多个线程发出多个指令来提供较高的每循环指令(IPC)。与SMT处理器相关联的寄存器堆用以存储与每一线程相关联的架构“状态”且还可为了性能而支持多个读取端口和写入端口。举例来说，在中央处理单元(CPU)系统中，多个代理可尝试在同一处理器频率循环中存取寄存器堆中的共同位置。在多个端口的情况下，在第一代理能够实施读取/写入操作之前，第一代理无需等待第二代理完成读取/写入操作。使两个代理能够经由不同端口来存取共同寄存器导致用于读取操作和写入操作的存储器带宽增加。将多个端口添加到RAM装置的每一存储器单元会增加每一存储器单元的大小。由添加额外端口引起的存储器单元的大小增加可取决于存储器装置的类型。举例来说，将额外写入端口添加到单端口静态随机存取存储器(SRAM)单元以形成双端口 SRAM单元通常涉及额外电路。较大存储器单元往往会增加延迟和电力使用，在许多电子装置中，这是不利的。
技术实现思路
在一特定实施例中，引入一种具有多个非易失性存储器的SMT单元(S卩，多端口且多线程存储器单元)。揭示一种多端口且多线程磁阻式随机存取存储器(MRAM)装置，其具有比标准SRAM对应物小的大小。另外，非易失性MRAM装置包括使得能够使用瞬间接通架构的非易失性存储器。在一特定实施例中，揭示一种包括多个存储器单元的存储器装置，其中所述存储器单元中的至少一者包含第一非易失性存储器，其包括第一电阻性存储器元件；以及第二非易失性存储器，其包括第二电阻性存储器元件。在一特定实施例中，揭示一种系统，其包括处理器和所述处理器可存取的多个存储器单元，其中所述存储器单元中的至少一者包含第一多端口非易失性存储器，其包括第一电阻性存储器元件；以及第二多端口非易失性存储器，其包括第二电阻性存储器元件。在一特定实施例中，揭示一种方法，其包括在包含第一非易失性存储器和第二非易失性存储器的单一存储器单元处接收第一数据且接收第二数据。所述方法还包括将第一数据存储于所述第一非易失性存储器的第一电阻性存储器元件处和将第二数据存储于所述第二非易失性存储器的第二电阻性存储器元件处。在审阅完整的申请案之后，本专利技术的其它方面、优点和特征将变得显而易见，完整的申请案包括以下章节附图说明具体实施方式和权利要求书。附图说明图I为一系统的特定说明性实施例的方框图，所述系统具有包括多个非易失性存储器的单元；图2为一系统的第二说明性实施例的图，所述系统具有包括多个电阻性元件的单元; 图3为一系统的第三说明性实施例的图，所述系统具有包括多个电阻性元件的单元;图4为一系统的第四说明性实施例的方框图，所述系统具有包括多个非易失性存储器的单元；图5为一种操作一单元的方法的特定说明性实施例的流程图，所述单元包括多个非易失性存储器；图6为一无线通信装置的特定实施例的方框图，所述无线通信装置包括具有多个多端口非易失性存储器的单元；以及图7为说明与一装置一起使用的制造过程的数据流程图，所述装置包括了包括多个多端口非易失性存储器的单元。具体实施例方式图I为一系统的第一实施例的图且将其大体上标不为100,所述系统具有包括多个非易失性存储器的单元。系统100包括存储器装置101且包括耦合到多个存储器单元104的端口数据选择器130，多个存储器单元104包括存储器单元106。存储器单元106包括第一非易失性存储器108，其包括第一电阻性存储器元件110 ;第二非易失性存储器112，其包括第二电阻性存储器元件114 ;以及第N非易失性存储器116，其包括第N电阻性存储器元件118。在一特定实施例中，存储器单元106响应于写入操作且响应于从端口数据选择器130接收的第一数据139和第二数据140。作为写入操作的一部分，存储器单元106可经配置以将第一数据139存储于第一非易失性存储器108处且将第二数据140存储于第二非易失性存储器112处。举例来说，第一非易失性存储器108可通过将第一电阻性存储器元件110的第一电阻值设定为对应于逻辑“0”或逻辑“I”值来存储第一数据139，且第二非易失性存储器112可通过设定第二电阻性存储器元件114的第二电阻值来存储第二数据140。在一特定实施例中，存储器单元106响应于读取操作以产生输出数据122。输出数据122可对应于存储器单元106的特定电阻性元件110、114、118。举例来说，输出数据122可基于第一电阻性存储器元件110的第一电阻值。作为另一实例，输出数据122可基于第二电阻性存储器元件114的第二电阻值。在一特定实施例中，端口数据选择器130响应于第一指令流124以产生第一数据139。端口数据选择器130可经配置以将第一数据139提供到存储器单元106。端口数据选择器130还响应于第二指令流126以产生第二数据140，且端口数据选择器130可经配置以将第二数据140提供到存储器单元106。在一特定实施例中，存储器装置101经配置以实施SMT。举例来说，每一非易失性存储器108、112、116可经配置以对应于特定指令流。举例来说，第一非易失性存储器108可经配置以与第一指令流124相关联，且第二非易失性存储器112可经配置以与第二指令流126相关联。每一指令流124、126可对应于多个线程中的正在由处理器(未图示)处理的一个或一个以上线程。举例来说，第一指令流124可为与正在由处理器处理的第一线程相关联的指令，且第二指令流126可为与正在由处理器处理的第二线程相关联的指令。 在一特定实施例中，存储器装置101为经配置以使用自旋力矩转移(STT)来写入数据的磁阻式随机存取存储器(MRAM)。存储器装置101可为单一寄存器堆，且第一非易失性存储器108和第二非易失性存储器112可各自对应于共同寄存器。举例来说，第一非易失性存储器108可经配置以存储对应于第一指令流124的第一状态信息，且第二非易失性存储器112可经配置以存储对应于第二指令流126的第二状态信息。在操作期间，存储器单元106响应于读取操作和写入操作。举例来说，存储器单元106可从端口数据选择器130接收待存储于第一非易失性存储器108处的第一数据139。响应于接收到第一数据139，第一非易失性存储器108可通过设定第一电阻性存储器元件110的第一电阻值来存储第一数据139。在第一非易失性存储器108的读取操作期间，存储器单元106可基于第一电阻性存储器元件110的第一电阻值而产生本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：哈里·M·拉奥，金正丕，西亚马克·海格西河，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：