本发明专利技术提供一种读出放大器及其方法。所述读出放大器包括分别耦合到第一位线及第二位线的第一晶体管及第二晶体管。所述第一晶体管及所述第二晶体管经配置以在第一状态(例如，当差动电压存在于所述第一位线及所述第二位线上时且在感测信号转变之前)期间将所述第一位线及所述第二位线连接到差动放大器，且在第二状态(例如，在所述感测信号转变之后)期间将所述第一位线及所述第二位线与所述差动放大器隔离。所述读出放大器进一步包括第三晶体管，所述第三晶体管经配置以在所述第一状态期间减活所述差动放大器且经配置以在所述第二状态期间激活所述差动放大器。
【技术实现步骤摘要】
【国外来华专利技术】
所揭示的实施例涉及读出放大器电路及方法。特定来说，所述实施例涉及双感测电流锁存读出放大器。
技术介绍
常规地，存储器装置包括各自存储一数据位的位单元(bit cell)的阵列。每一数据位可表示可对应于所述位单元的状态的逻辑低(“O”)或逻辑高(“I”)。举例来说，在读取操作期间，选定位单元处接近于接地的电压电平可表示逻辑低或“ O ”且较高电压电平可表示逻辑高或“ I ”。多个位线耦合到存储器阵列中的各种位单元，且将所述位单元耦合到用于读取/写入操作中的其它组件。举例来说，在读取操作期间，表示选定位单元的状态的电压/电流可经由耦合到 所述选定位单元的位线来检测。读出放大器可耦合到所述位线以放大差动电压/电流从而辅助确定位单元的逻辑状态。如上文所论述，读出放大器(SA)是用于存储器装置中的操作的基本组件。常用的读出放大器是电流锁存读出放大器(CLSA)。图I说明常规CLSA 100。参看图1，所述CLSA 100包括NMOS晶体管NI到N5、PMOS晶体管Pl到P4以及电容器Cl及C2。所述CLSA 100接收差动输入位线BIT及反相位线BITB、感测信号SENSE，且耦合到电源电压Vdd。参看图1，将差动输入BIT、BITB分别施加到NMOS晶体管NI及N2的栅极。将感测信号SENSE施加到NMOS晶体管N5以及PMOS晶体管Pl及P4。当感测信号SENSE为低时，晶体管Pl及P4传导或“接通”且允许电容器Cl及C2充电。当感测信号SENSE转变成到较高逻辑电平(例如，“I”)时，如果差动输入BIT及BITB上的电压不同，则流经NI及N2的栅极的电流将不同。由于电容器将以不同速率进行放电，所以流经N1/N3及N2/N4的不同电流将导致输出节点SOUt与SOUtb之间的电压差。如果所述输出节点(SOUt或soutb)中的一者上的电压达到阈值以接通交叉耦合的晶体管P2或P3中的一者且断开对应晶体管N3或N4中的一者，则节点sout或soutb中的对应一者将耦合到Vdd。交叉耦合到输出节点(sout或soutb)且耦合到Vdd的另一对晶体管P1/N3或P2/N4将保持于PMOS晶体管断开且NMOS晶体管传导的状态中。因此，所述输出节点sout或soutb中的一者将被锁存到高状态且另一输出节点将放电，所以将进一步放大sout与soutb之间的电压差。图2说明另一常规CLSA200。参看图2，所述CLSA200包括NMOS晶体管NI到N5、PMOS晶体管Pl到P6以及电容器Cl及C2。CLSA 200接收差动输入BIT及BITB、感测信号SENSE，且耦合到电源电压Vdd。CLSA 200的操作类似于CLSA 100的操作。然而，CLSA 200与CLSA 100不同之处在于，差动输入BIT及BITB在触发感测操作(当感测信号SENSE为低时)之前经由PMOS晶体管P5及P6 (其不存在于CLSA 100中)耦合到节点sa及sab，相比于CLSA 100，此不同可增加CLSA200的敏感性。因此，CLSA 100及CLSA 200经配置以按不同方式感测电压差。又，虽然相比于CLSA 100，CLSA 200能够实现较大敏感性，但仅以包括额外PMOS晶体管为代价才实现此较大敏感性，所述额外PMOS晶体管可增加布局面积、电力消耗及读出放大器的泄漏。
技术实现思路
示范性实施例是针对电流锁存读出放大器、相关电路及方法。因此，一实施例可包括一种电流锁存读出放大器，其包含第一晶体管及第二晶体管，所述第一晶体管及所述第二晶体管分别耦合到第一位线及第二位线，所述第一晶体管及所述第二晶体管经配置以在第一阶段中将所述第一位线及所述第二位线耦合到所述读出放大器的第一输出节点及第二输出节点且在第二阶段中隔离所述第一输出节点及所述第二输出节点；及第三晶体管及第四晶体管，所述第三晶体管及所述第四晶体管具有耦合到所述第一位线及所述第二位线的栅极且分别耦合到所述第一输出节点及所述第二输出节点的电流路径，且经配置以在所述第二阶段期间被激活。另一实施例是针对一种感测两个位线之间的差动的方法，其包含在第一阶段中 将第一位线耦合到读出放大器的第一输出节点且将第二位线耦合到所述读出放大器的第二输出节点以将初始差动电压供应到所述读出放大器；在第二阶段期间将所述第一位线与所述第一输出节点解耦且将所述第二位线与所述第二输出节点解耦；及在所述第二阶段中通过基于所述第二位线上的电压使所述第一输出节点放电且基于所述第一位线上的电压使所述第二输出节点放电来放大所述初始差动电压。另一实施例是针对一种用于感测两个位线之间的差动的设备，其包含用于在第一阶段中将第一位线耦合到读出放大器的第一输出节点且将第二位线耦合到所述读出放大器的第二输出节点以将初始差动电压供应到所述读出放大器的装置；用于在第二阶段期间将所述第一位线与所述第一输出节点解耦且将所述第二位线与所述第二输出节点解耦的装置；及用于在所述第二阶段中通过基于所述第二位线上的电压使所述第一输出节点放电且基于所述第一位线上的电压使所述第二输出节点放电来放大所述初始差动电压的装置。另一实施例是针对一种感测两个位线之间的差动的方法，其包含用于在第一阶段中将第一位线耦合到读出放大器的第一输出节点且将第二位线耦合到所述读出放大器的第二输出节点以将初始差动电压供应到所述读出放大器的步骤；用于在第二阶段期间将所述第一位线与所述第一输出节点解耦且将所述第二位线与所述第二输出节点解耦的步骤；及用于在所述第二阶段中通过基于所述第二位线上的电压使所述第一输出节点放电且基于所述第一位线上的电压使所述第二输出节点放电来放大所述初始差动电压的步骤。附图说明在结合仅为了说明且不作为对实施例的限制而呈现的附图考虑时，在通过参看以下详细描述将易于获得且同时更好地理解对实施例及其许多随附优点的更全面了解。图I说明常规电流锁存读出放大器(CLSA)。图2说明另一常规电流锁存读出放大器(CLSA)。图3说明根据至少一个实施例的电流锁存读出放大器(CLSA)。图4说明一示范性方法的流程图。具体实施例方式各方面是揭示于针对特定实施例的以下描述及相关图式中。可设计出替代实施例而不脱离本专利技术的范围。另外，将不详细描述或将省略众所周知的元件以使得不会混淆所揭不的实施例的相关细节。词“示范性”在本文中用以表示“充当实例、例子或说明”。不必将本文中描述为“示范性”的任何实施例解释为比其它实施例优选或有利。类似地，术语“实施例”并不要求所有实施例包括所论述的特征、优势或操作模式。本文中所使用的术语仅出于描述特定实施例的目的，且既定不限制实施例。如本文中所使用，单数形式“一”及“所述”既定也包括复数形式，除非上下文另外清楚地指示。应进一步理解，术语“包含”、“包括”在本文中使用时指定所陈述的特征、整数、步骤、操作、元件及/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件及/或其群组的存在或添加。 另外，许多实施例依据待由(例如)计算装置的元件执行的动作序列来描述。应认识到，本文中所描述的各种动作可通过特定电路(例如，专用集成电路(ASIC))、通过一个或一个以上处理器所执行的程序指令或通过两者的组合来执行。另外，可认为本文中所描述的这些本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：陈南，里图·哈巴，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。