差分电流感测放大器和非易失性存储器的方法技术

在非易失性存储器中的选择的位线携带要被测量的单元导电电流，且也携带由于与邻近阵列结构的弱耦合而导致的泄漏电流或噪声。在第一阶段期间，感测放大器通过在预定时间期间用组合的电流(单元导电电流加泄漏电流)放电电容器来感测位线电流。在第二阶段期间，单元导电电流被最小化，且显著地，在选择的位线中的泄漏电流用于在与预定时间相同的时间中协力地再充电电容器，有效地减去了在第一感测阶段中测量的泄漏电流的分量。在两个感测阶段期间在电容器上的结果电压降单独提供单元导电电流的测量，由此避免由于在选择的位线中存在的协力电流而导致的读取错误。

【技术实现步骤摘要】
【国外来华专利技术】
此申请的主题是用于感测对应于非易失性存储器单元的存储器状态的传导电流的感测电路和方法。
技术介绍
利用闪存的可再编程非易失性大规模数据存储系统的使用广泛用于存储如下数据:计算机文件、相机照片、和其他类型的主机生成和/或使用的数据。一种受欢迎的形式的闪存是可移除地通过连接器连接到主机的卡片。有许多不同的商用闪存卡，例子是商标压缩闪存(CF)、MultiMediaCard(MMC)、安全数字(SD)、miniSD，microSD、记忆棒、记忆棒微(Memory Stick Micro)、xD-图片卡、SmartMedia 和 TransFlash 下销售的那些。这些卡片根据它们的规格具有独特的机械插头和/或电气接口，且插入被提供作为与主机连接的一部分的匹配插座。另一种形式的广泛使用的闪存系统是闪存盘，这是在小的长形封装中的一种手持式存储器系统，其具有通过插入主机的USB插座来与主机连接的通用串行总线(USB)插头。SanDisk公司--其受让人--在其Cruzer、Ultra and Extreme Contour商标下售卖闪存盘。在另一种形式的闪存系统中，大量的存储器被永久安装在主机系统中，如在笔记本电脑中、代替通常的磁盘驱动器大规模数据存储系统。这三种形式的大规模数据存储系统一般包括相同类型的闪存阵列。它们每个也通常包含自己的存储器控制器和驱动器，但也有一些只存储器的系统，而至少部分由由存储器连接到的主机执行的软件来控制。闪存通常被形成在一个或多个集成电路芯片上，且控制器在另一个电路芯片上。但在包括控制器的某些存储器系统中，特别是嵌入在主机内的那些，存储器、控制器和驱动器通常被形成在单个集成电路芯片上。有在主机和闪存系统之间传送数据的两个主要技术。在其中一个中，系统生成或接收的数据文件的地址被映射到为系统建立的连续逻辑地址空间的不同的范围中。地址空间的程度通常足以覆盖系统能够处理的整个范围的地址。作为一个例子，磁盘存储驱动器通过这样的逻辑地址空间与计算机或其他主机系统通信。主机系统保持跟踪由文件分配表(FAT)分配给其文件的逻辑地址，且存储器系统维护那些逻辑地址到存储数据所在的物理存储器地址的映射。大多数商用的存储卡和闪存利用这种类型的接口，因为它模拟主机已经共同对接的磁盘驱动器的接口。在两种技术的第二个中，电子系统生成的数据文件被唯一地标识，且其数据被文件中的偏移来逻辑地寻址。然后，这些文件标识符在存储器系统中直接被映射到物理存储器位置。在其他地方，例如在专利申请公开号US2006/0184720A1中，描述和对比这两种类型的主机I存储器系统接口。闪存系统通常使用具有存储器单元的阵列的集成电路，存储器单元的阵列分别存储电荷，该电荷根据被存储在其中的数据来控制存储器单元的阈值水平。导电浮置栅极通常被提供作为存储器单元的一部分，以存储电荷，但是替换地使用介电电荷捕获材料。NAND架构通常是用于大容量规模存储系统的存储器单元阵列首选的。相反，其他架构、诸如NOR通常用于小容量的存储器。可以通过参照美国专利号5570315、5774397、6046935、6373746、6456528、6522580、6643188、6771536、6781877 和 7342279 来包含作为闪存系统的部分的NAND闪存阵列及其操作的例子。在存储器单元阵列中存储的每一位的数据所需的集成电路的面积量这些年来已经显著减少，且目标仍然是进一步减少。因此降低闪存系统的成本和大小。NAND闪存阵列结构的使用有助于此，但也使用其他方法来减少存储器单元阵列的大小。这些其他的方法之一是在半导体基板上、在不同平面上一个压一个地、形成多个二维存储器单元阵列，而不是更典型的单个阵列。在美国专利号7023739和7177191中给出具有多个堆叠的NAND闪存单元阵列的集成电路的例子。另一种类型的可再编程的非易失性存储器单元使用可变电阻存储器元件，该可变电阻存储器元件可以被设置为导电或非导电状态(或，分别地低或高阻状态)，和一些另外地以部分地导电状态并保持在该状态中，直到后来重新设置初始条件。可变电阻元件分别被连接两个正交延伸的导体(通常是位线和字线)之间，在二维阵列中在它们互相交叉处。这种元件的状态通常由置于插置的导体上的适当电压来改变。因为这些电压必需被施加到大量其他未选择的电阻性元件，因为他们沿同一导体相连作为所选的元件被编程或读取的状态，因此漏电流可能流过它们。当存储器单元的存储器状态通过测量其导电电流来读取时，读取可能由于噪声的存在、诸如额外的泄漏电流而是错误的。期望通过大量存储器单元并行执行数据读取和编程操作导致:读取电压被施加于非常大量的其他存储器单元，并导致如下问题:管理泄漏电流以在读取操作期间最小化错误和余量损失问题。
技术实现思路
差分电流感测可由一对选择的字线和位线来访问存储器阵列中的存储器单元。当适当的偏置电压被施加于该对选择的字线和位线时，存储器单元将具有取决于它的存储器状态的单元导电电流。携带单元导电电流的选择的位线也可能具有泄漏电流或由于与邻近阵列结构的弱耦合而造成的噪声分量。在两个感测阶段上从选择的位线进行感测的感测放大器能够区分存储器导电电流和漏电流。在第一阶段中，感测放大器通过在预定的时间中用组合电流(单元导电电流加泄漏电流)放电电容来感测位线电流。在第二阶段中，单元导电电流被最小化，且明显地使用在选择的位线中的泄漏电流来在与预定的时间相同的时间中协力地充电电容器，有效地减去在第一感测阶段中包括的泄漏电流分量。电容器在两个感测阶段中的结果电压降提供单独的单元导电电流的测量，从而避免由于在选择的位线中的泄漏电流而导致的读取误差。根据本专利技术的一个方面，一种感测存储器单元的导电电流的方法包括提供用于访问存储器单元的位线，所述位线具有从存储器单元的导电电流和由于噪声而导致的电流中构成的第一位线电流；预充电电容器到高于参考电压的第一预定电压；在第一感测阶段中，用第一位线电流来放电所述电容器达预定时间段，其中，所述第一预定电压下降到第二电压；在第二感测阶段中，最小化所述存储器单元的导电电流，使得所述位线具有明显从由于噪声而导致的电流构成的第二位线电流，并用所述第二位线电流充电所述电容器达与预定时间段相同的时间，其中，所述第二电压增加到第三电压；以及比较所述第三电压与所述参考电压以给出所述存储器单元的导电电流的测量。根据本专利技术的另一个实施例，该方法进一步包括在第一感测阶段期间由预定升压电压来临时地升压电容器处的电压以提供更多净高空间(headroom)。根据本专利技术的另一个方面，一种感测非易失性存储器的存储器单元的导电电流的感测放大器包括位线，用于访问存储器单元，所述位线具有从存储器单元的导电电流和由于噪声而导致的电流中构成的第一位线电流；位线电压电路，用于保持所述位线在预定的电压处；电容器；预充电电路，耦合于所述电容器，以预充电所述电容器到高于参考电压的第一预定电压；在第一感测阶段中，第一组信号使得所述电容器能够被耦合以用第一位线电流来放电达预定时间段，其中，所述第一预定电压下降到第二电压；在第二感测阶段中，所述存储器单元使得导电电流被最小化，使得所述位线具有明显从由于噪声而导致的电流构成的第二位线电本文档来自技高网...

【技术保护点】
一种感测非易失性存储器的存储器单元的导电电流的方法，包括：提供用于访问存储器单元的位线，所述位线具有从存储器单元的导电电流和由于噪声而导致的电流中构成的第一位线电流；预充电电容器到高于参考电压的第一预定电压；在第一感测阶段中，用第一位线电流来放电所述电容器达预定时间段，其中，所述第一预定电压下降到第二电压；在第二感测阶段中，最小化所述存储器单元的导电电流，使得所述位线具有明显从由于噪声而导致的电流构成的第二位线电流，并用所述第二位线电流充电所述电容器达与预定时间段相同的时间，其中，所述第二电压增加到第三电压；以及比较所述第三电压与所述参考电压以给出所述存储器单元的导电电流的测量。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：RA瑟尼，
申请(专利权)人：桑迪士克三D有限责任公司，
类型：发明
国别省市：美国;US