具有3D阵列的非易失性存储器及其方法技术

技术编号:12741513 阅读:78 留言:0更新日期:2016-01-21 03:20
跨过位于在半导体基板以上不同距离处的多层平面形成三维阵列读/写(R/W)存储器元件。优选地,以低电流和高电阻状态操作R/W元件。这些电阻状态的电阻还依赖于R/W元件的尺寸,并且由工艺技术预先确定。与R/W元件(430)串联的薄片(400)电极及其形成方法提供了用于调整R/W存储器元件(430)的电阻的另一自由度。调整薄片电极(400)的厚度以获得在从字线(470)到位线(440)的电路路径中的减小的截面接触。这允许R/W存储器元件(430)具有增加得多的电阻并因此以减小得多的电流操作。以单元尺寸很小的增加来形成薄片电极(400)。

【技术实现步骤摘要】

【技术保护点】
一种形成存储器的方法,该存储器具有在由具有x、y和z方向的矩形坐标定义的三维样式中布置的并且具有在z方向上堆叠的多个平行平面的存储器元件,该方法包括:提供半导体基板;在该半导体基板上形成预定的有源元件和金属线;在该基板顶部上形成多层结构,该多层结构是重复的层的子集,层的每个子集包括用于形成薄片电极的层、电介质层和牺牲材料;将导电柱在x‑y平面的2‑D阵列形成为在z方向上伸长穿过所述多个平面的位线柱,用存储器元件的R/W材料的覆层形成每个所述导电柱,当该x‑z平面中的所述导电柱和该x‑y平面中的薄片电极的层在层的每个子集处相交时,所述存储器元件的R/W材料的层处于与薄片电极的层的电接触;通过在多层结构中在x‑z平面中打开多个沟槽来暴露多层结构的截面部分;从每个沟槽在多层的牺牲层中蚀刻凹陷以在与导电柱的预定偏移内,从而暴露该层的一部分用于形成薄片电极;以及在这些凹陷中在横向方向上在多个平面上形成字线,所述字线被形成在用于形成薄片电极的层的暴露部分之上并且与该暴露部分电接触。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:G萨马奇萨J埃尔斯梅尔
申请(专利权)人:桑迪士克三D有限责任公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1