一种应用于SPAD探测器的高计数范围的模拟计数电路制造技术

本实用新型专利技术公开了一种应用于SPAD探测器的高计数范围的模拟计数电路。该电路由一个计数电容C、1个电阻R和15个MOS管组成，其中NMOS管MN3和MN4，PMOS管MP6，MP7，MP8和MP9以及电阻R构成一个Cascode偏置电路，为计数电路提供偏置，同时该偏置电路还为计数电路的输出跟随器提供了一个电流源负载，保证了计数器的线性输出，该偏置电路还为限流PMOS管MP2提供了一个较高电平的偏置电压，在计数电容充电的支路上起到了一个限制导通电流过大的作用。本实用新型专利技术还提出一种利用上述应用于SPAD探测器的高计数范围的模拟计数电路进行计数的方法，其包含复位阶段，计数阶段和读出阶段三和阶段。本实用新型专利技术可以降低电容面积，且计数范围大，本实用新型专利技术还具有像素单元的填充系数高的优点。

【技术实现步骤摘要】
一种应用于SPAD探测器的高计数范围的模拟计数电路
本技术提出了一种基于雪崩脉冲上升沿触发计数的线性模拟计数电路和方法，属于单光子探测

技术介绍
SPAD(SinglePhotonAvalancheDiode)即单光子雪崩光电二极管。在光电探测领域中，传统意义上的光电倍增管(PMT)已经不能满足于高速弱光条件下的探测，传统成像技术在成像速度和像素灵敏度方面受到了一定的限制，于是开始出现固态光电倍增管，即单光子雪崩二极管探测器。近年来，利用现代的标准CMOS工艺制造出高密度、高集成度的SPAD阵列探测器成为这种单光子雪崩二极管探测器的发展趋势。传统的计数电路采取数字计数的方式，直接对SPAD产生的雪崩脉冲进行处理，供后续电路进行数字信号处理。虽然数字式计数电路具有更好的噪声抑制、探测灵敏度和低噪声等特性，但是它的缺点是结构复杂，需要上百只晶体管，占用面积大，严重影响了像素单元的填充系数。为了有效地减小读出电路的面积，提高填充系数，有必要研究采用模拟计数的方法对雪崩脉冲进行计数。然而模拟计数器中的计数电容通常占去像素单元版图的绝大多数面积。计数范围受电容面积的影响较大，计数范围与电容值的大小成正比，即与电容的面积成正比。要想进一步减小计数电路的面积，就要降低计数电容版图的面积，但这样会导致计数范围的降低。因此，在采用模拟计数的SPAD探测器应用中，需要解决计数电容与版图面积和计数范围之间的矛盾问题。
技术实现思路
针对传统模拟计数电路计数范围受计数电容和输入雪崩信号脉宽制约的问题，本技术提出一种应用于SPAD探测器的高计数范围的模拟计数电路。具体的技术方案是一种应用于SPAD探测器的高计数范围的模拟计数电路，该电路由一个计数电容C、1个电阻R和15个MOS管组成，其中NMOS管MN3和MN4，PMOS管MP6，MP7，MP8和MP9以及电阻R构成一个Cascode偏置电路，为计数电路提供偏置，同时该偏置电路还为计数电路的输出跟随器提供了一个电流源负载，保证了计数器的线性输出，该偏置电路还为限流PMOS管MP2提供了一个较高电平的偏置电压，在计数电容充电的支路上起到了一个限制导通电流过大的作用，PMOS管MP0是电荷注入管，为信号输入开关，其栅极接一个脉冲信号in，源极接电源电压VDD，其漏极与PMOS管MP1管的源极相连；MP1是隔离管，其栅极接电源电压VDD，其漏极与限流PMOS管MP2的源极接在一起；MP2为限流管，其栅极接的电压偏置由Cascode偏置电路提供，其作用是在电容充电的瞬间限制住充电电流的大小，PMOS管MP2的漏极接电容C的上极板；NMOS管MN0为一个复位开关，MN0的栅极接一个复位信号Clear，漏极接计数电容C的正极板，源极接计数电容的下极板，即GND；NMOS管MN1、MN2、MN3和MN4构成NMOS管电流镜；PMOS管MP4和MP5构成PMOS管电流镜，这两个电流镜的作用是将Cascode偏置电路的偏置电流传递到输出端out所在的支路，最终PMOS管MP4相当于跟随器PMOS管MP3的电流源负载；PMOS管MP3是电压跟随器，负责最后将计数电容上的电压信号传递到输出端out，作为计数的输出结果。上述计数电路由PMOS管MP0、MP1、MP2和电容C组成。本技术具有的有益效果：1.本技术可以降低电容面积，且计数范围大：采用250pF的计数电容能够可以实现1600次的计数，由于本技术采用上升沿触发计数的方法，在每一次脉冲上升沿，计数电容增加极微量的电荷。因此可以在减小计数电容面积的同时，计数范围并没有显著降低。2.本技术的电路可以实现轨到轨的电平计数范围：通过简单的偏置电路将电流源作为输出跟随器的负载，输出电阻相当于无穷大，因此输出电平不会受到输出负载的影响。3.本技术的像素单元的填充系数高：本技术采用模拟计数电路代替传统的数字计数电路，由于模拟计数电路面积小，有利于提高SPAD阵列探测器的填充系数。附图说明图1为上升沿触发计数的线性模拟计数电路图。图2为上升沿触发计数的线性模拟计数电路的工作时序图。图3为上升沿触发计数的线性模拟计数电路的仿真结果图。图4为上升沿触发计数的线性模拟计数电路的版图。具体实施方式以下结合说明书附图对本技术专利作进一步的详细说明。该电路利用电容充电的方案，对电容上的电荷进行实时监测，最后通过计算就可以得到探测到的光子的数量。为了实现线性模拟计数电路在较大的动态范围内对计数电容的充电，本技术采取脉冲上升沿触发计数的方法，即每个雪崩信号的上升沿到来后，将在计数电容上增加极微量的单位电荷。利用这种上升沿触发计数的方法，使得电容只在脉冲上升沿到来之后的极短的瞬间内计数，从而使得电容每一次充电的单位电量很小，从而实现了较大动态范围内的计数。基于电容两端电压不能突变的原理，本技术设计了一种基于电容充电的线性模拟计数电路，其具体电路如图1所示。该电路使用了一个计数电容C、1个电阻R和15个MOS管。其中NMOS管MN3和MN4，PMOS管MP6，MP7，MP8和MP9以及电阻R构成一个简单Cascode(共源共栅)偏置电路，为计数电路提供偏置。此偏置电路为计数电路的输出跟随器提供了一个电流源负载(由MP4提供)，保证了计数器的线性输出。此外。偏置电路还为限流PMOS管MP2提供了一个较高电平的偏置电压，在计数电容充电的支路上起到了一个限制导通电流过大的作用。PMOS管MP0是电荷注入管，为信号输入开关，其栅极接一个脉冲信号in，源极接电源电压VDD，其漏极与PMOS管MP1管的源极相连；MP1是隔离管，其栅极接电源电压VDD，其漏极与限流PMOS管MP2的源极接在一起；MP2为限流管，其栅极接的电压偏置由Cascode偏置电路提供，其作用是在电容充电的瞬间限制住充电电流的大小，PMOS管MP2的漏极接电容C的上极板；NMOS管MN0为一个复位开关，MN0的栅极接一个复位信号Clear，漏极接计数电容C的正极板，源极接计数电容的下极板，即GND；NMOS管MN1、MN2、MN3和MN4构成NMOS管电流镜；PMOS管MP4和MP5构成PMOS管电流镜。这两个电流镜的作用是将Cascode偏置电路的偏置电流传递到输出端out所在的支路，最终PMOS管MP4相当于跟随器PMOS管MP3的电流源负载，采取电流源作负载可以提高计数结果的线性度，实现轨到轨的电平计数范围；PMOS管MP3是电压跟随器，负责最后将计数电容上的电压信号传递到输出端out，作为计数的输出结果。本技术的计数电路的工作原理与过程可以分为3个阶段，如图2所示，分别是复位阶段、计数阶段和读出阶段。复位阶段是光子探测的准备阶段，在雪崩脉冲到来之前，复位信号Clear为高电平，信号输入开关MP0处于断开状态，利用复位开关Clear将电容的原有的电荷放电到GND，以等待计数阶段的到来。对于计数阶段，单光子雪崩二极管光电探测器开始对光信号进行探测，产生雪崩脉冲输入信号，雪崩脉冲信号in在低电平的时候，MP0是导通的，且其沟道电阻非常小。因此MP0的漏极与源极电位接近相同，为电源电压。当雪崩脉冲信号的一个上升沿到来时，由于电容的两端电压不能突变的本文档来自技高网...

【技术保护点】
一种应用于SPAD探测器的高计数范围的模拟计数电路，其特征在于电路由一个计数电容C、1个电阻R和15个MOS管组成，其中NMOS管MN3和MN4，PMOS管MP6，MP7，MP8和MP9以及电阻R构成一个Cascode偏置电路，为计数电路提供偏置，同时该偏置电路还为计数电路的输出跟随器提供了一个电流源负载，保证了计数器的线性输出，该偏置电路还为限流PMOS管MP2提供了一个较高电平的偏置电压，在计数电容充电的支路上起到了一个限制导通电流过大的作用，PMOS管MP0是电荷注入管，为信号输入开关，其栅极接一个脉冲信号in，源极接电源电压VDD，其漏极与PMOS管MP1管的源极相连；MP1是隔离管，其栅极接电源电压VDD，其漏极与限流PMOS管MP2的源极接在一起；MP2为限流管，其栅极接的电压偏置由Cascode偏置电路提供，其作用是在电容充电的瞬间限制住充电电流的大小，PMOS管MP2的漏极接电容C的上极板；NMOS管MN0为一个复位开关，MN0的栅极接一个复位信号Clear，漏极接计数电容C的正极板，源极接计数电容的下极板，即GND；NMOS管MN1、MN2、MN3和MN4构成NMOS管电流镜；PMOS管MP4和MP5构成PMOS管电流镜，这两个电流镜的作用是将Cascode偏置电路的偏置电流传递到输出端out所在的支路，最终PMOS管MP4相当于跟随器PMOS管MP3的电流源负载；PMOS管MP3是电压跟随器，负责最后将计数电容上的电压信号传递到输出端out，作为计数的输出结果。...

【技术特征摘要】
1.一种应用于SPAD探测器的高计数范围的模拟计数电路，其特征在于电路由一个计数电容C、1个电阻R和15个MOS管组成，其中NMOS管MN3和MN4，PMOS管MP6，MP7，MP8和MP9以及电阻R构成一个Cascode偏置电路，为计数电路提供偏置，同时该偏置电路还为计数电路的输出跟随器提供了一个电流源负载，保证了计数器的线性输出，该偏置电路还为限流PMOS管MP2提供了一个较高电平的偏置电压，在计数电容充电的支路上起到了一个限制导通电流过大的作用，PMOS管MP0是电荷注入管，为信号输入开关，其栅极接一个脉冲信号in，源极接电源电压VDD，其漏极与PMOS管MP1管的源极相连；MP1是隔离管，其栅极接电源电压VDD，其漏极与限流PMOS管MP2的源极接在一起；MP2为限流管，其栅极接的电压偏置由Cascode偏...

【专利技术属性】
技术研发人员：徐跃，李斌，罗瑞明，李鼎，赵庭晨，
申请(专利权)人：南京邮电大学，
类型：新型
国别省市：江苏,32