一种可兼容DDR2和DDR3的OCD模块制造技术

本发明专利技术提供一种可兼容DDR2和DDR3的OCD模块，包括：DDR3配置单元、DDR3校准单元以及多个并联的驱动单元，还包括DDR2配置单元、DDR2校准单元以及二选一单元；二选一单元包括配置二选一单元和校准二选一单元；DDR2配置单元与DDR3配置单元分别与配置二选一单元连接；DDR2校准单元与DDR3校准单元分别与校准二选一单元连接；配置二选一单元和校准二选一单元分别与多个并联的驱动单元连接；该发明专利技术比现有相关DDR3?DRAM输出模块技术兼容性好，而且切换成DDR2?DRAM输出模块简单、价格便宜。

【技术实现步骤摘要】

本专利技术属于芯片设计领域，涉及一种可兼容DDR2和DDR3的O⑶模块。
技术介绍
DRAM的O⑶是DRAM芯片与外界通信的输出接口模块，DDR3DRAM与DDR2DRAM的输出接口特性差别大，通常DDR3DRAM的O⑶线性度，工作频率都比DDR2DRAM高。参见图1是现有传统的DDR30⑶模块，由DDR3驱动配置单元、DDR3校准单元以及8个并联的驱动单元(编号f 8)；8个驱动单元完全一样，它们决定O⑶的最终输出电阻。8个驱动单元的输入数据信号都连到data_in，输出数据信号都连到data_out;输入数据(data_in)为高电平时O⑶输出(data_out)也为高电平，data_in为低电平时，data_out也为低电平；8个驱动单元驱动电阻都由驱动电阻设置信号strength〈5:0>决定；8个驱动单元的选择分别由sel<l>, sel〈2>…sel〈8>控制；当sel〈n>为高电平时,表示第η个驱动单元工作，当sel〈n>为低电平时，表示第η个驱动单元关闭；参见图2，sel〈8:l>由DDR3配置单元产生；DDR3配置单本文档来自技高网...

【技术保护点】
一种可兼容DDR2和DDR3的OCD模块，包括：DDR3配置单元、DDR3校准单元以及多个并联的驱动单元，其特征在于：还包括DDR2配置单元、DDR2校准单元以及二选一单元；所述二选一单元包括配置二选一单元和校准二选一单元；所述DDR2配置单元与DDR3配置单元分别与配置二选一单元连接；所述DDR2校准单元与DDR3校准单元分别与校准二选一单元连接；所述配置二选一单元和校准二选一单元分别与多个并联的驱动单元连接。

【技术特征摘要】
1.一种可兼容DDR2和DDR3的OCD模块，包括:DDR3配置单元、DDR3校准单元以及多个并联的驱动单元，其特征在于:还包括DDR2配置单元、DDR2校准单元以及二选一单元；所述二选一单元包括配置二选一单元和校准二选一单元；所述DDR2配置单元与DDR3配置单元分别与...

【专利技术属性】
技术研发人员：刘海飞，
申请(专利权)人：西安华芯半导体有限公司，
类型：发明
国别省市：