一种BCD工艺下的ESD器件结构制造技术

本实用新型专利技术的目的在于公开一种BCD工艺下的ESD器件结构，它包括ESD?NMOS单元，所述ESD?NMOS单元上设置有P型有源注入区和N型有源注入区，所述P型有源注入区上连接有VSS端，所述N型有源注入区上连接有源极端或者漏极端，所述漏极端的N型有源注入区之间通过N阱扩散区连接，N阱扩散区的一端为输入压焊点的接入端口，N阱扩散区的另一端为ESD?NMOS单元的漏极端，所述源极端与所述漏极端之间设置有栅极端；与现有的技术相比，采用圆形器件结构，在漏端引入N阱限制silicide（硅化）引起的表面ESD电流集中，有效进行ESD（静电放电）功率耗散，提高了器件ESD（静电放电）电流泄放能力，同时更高的面积利用率降低了产品制造成本，实现本实用新型专利技术的目的。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种器件结构，特别涉及一种基于B⑶工艺的GCNMOS ESD (栅耦合电容N型金属氧化物半导体，静电放电)器件结构。技术背景 随着集成电路的发展，ESD (静电放电)对于IC (集成电路)芯片的影响日益严重，特别是在B⑶工艺下，大多数工艺加入了硅化注入技术，虽然大大降低了器件接触电阻，但同时也降低了 ESD器件的可靠性。如何在不增加额外掩膜版在基础上，设计出一种面积利用率高，ESD (静电放电)电流能力强，低成本，又能避免BCD工艺下硅化注入技术对ESD (静电放电)不利影响的保护器件结构，越来越成为设计者需要考虑的问题。ESD (静电放电)，广泛出现在IC (集成电路)的制造、封装、运输和使用等过程中，在以往的应用中，众多设计者普遍采用的是GGNMOS (栅耦合电容N型金属氧化物半导体)结构的ESD (静电放电)器件来应付普通PIN (封装引脚)脚的ESD (静电放电)，通过增加D⑶(漏到栅的距离)来解决漏端发热问题。如图1所示，现有的GCNMOS ESD (栅耦合电容N型金属氧化物半导体，静电放电)器件连接如下用作ESD的NMOS管10的source (源)端连接本文档来自技高网...

【技术保护点】
一种BCD工艺下的ESD器件结构，其特征在于，它包括ESD?NMOS单元，所述ESD?NMOS单元上设置有P型有源注入区和N型有源注入区，所述P型有源注入区上连接有VSS端，所述N型有源注入区上连接有源极端或者漏极端，所述漏极端的N型有源注入区之间通过N阱扩散区连接，N阱扩散区的一端为输入压焊点的接入端口，N阱扩散区的另一端为ESDNMOS单元的漏极端，所述源极端与所述漏极端之间设置有栅极端。

【技术特征摘要】
1.一种B⑶工艺下的ESD器件结构，其特征在于，它包括ESD NMOS单元，所述ESD NMOS单元上设置有P型有源注入区和N型有源注入区，所述P型有源注入区上连接有VSS端，所述N型有源注入区上连接有源极端或者漏极端，所述漏极端的N型有源注入区之间通过N阱扩散区连接，N阱扩散区的一端为输入压焊点的接入端口，N阱扩散区的另一端为ESDNM0S单元的漏极端，所述源极端与所述漏极端之间设置有栅极端。2.如权利要求1所述的BCD工艺下的ESD器件结构，其特征在于，所述N阱扩散区的长度为7. 0-8. Oum,所述N阱扩散区覆盖NMOS的漏...

【专利技术属性】
技术研发人员：陈宏冰，陈忠志，曾珂，徐敏，
申请(专利权)人：上海腾怡半导体有限公司，
类型：实用新型
国别省市：