本发明专利技术公开了一种RFLDMOS工艺中的ESD器件，ESD器件为NMOS器件，在多晶硅栅两侧的P阱中形成有N型轻掺杂漏注入区和N型源漏注入区，在多晶硅栅的漏端一侧的P阱中还形成有用于降低ESD器件的击穿电压的第二P型轻掺杂漏注入区，第二P型轻掺杂漏注入区的结深大于N型源漏注入区的结深。本发明专利技术还公开了一种RFLDMOS工艺中的ESD器件的制造方法。本发明专利技术能减少一道额外的ESD器件的源漏注入光罩，能降低工艺的复杂性，减少工艺成本，提高RFLDMOS工艺的竞争力。
【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，特别是涉及一种RFLDM0S工艺中的ESD器件，本专利技术还涉及一种RFLDM0S工艺中的ESD器件的制造方法。
技术介绍
静电释放(ESD)保护在集成电路中有着非常重要的作用。集成电路是非常精密的产品，大规模集成电路为了降低功耗和提高集成度，工作电压的变化趋势是一直在降低。但集成电路所处的外部环境，如干燥的气候、与人体接触等，会导致集成电路模块上聚集一些静电，这些静电会在短时间产生上千伏特的高电压。这种情况下，如果这个电压没有得到合适的释放，电路本身将会被烧毁，导致电路甚至系统失效。ESD保护正是起着这种保护作用。ESD电路通常有特殊设计的ESD器件构成。对ESD器件的关键要求就是这个ESD 器件的击穿电压要比所要保护的器件的工作电压高，但又比所要保护的器件的击穿电压要低。为了实现ESD器件的击穿电压的要求，ESD器件的源漏注入的条件和所要保护的器件的源漏注入的条件是不同的，故通常会采用一道额外的光罩，在ESD器件的源漏区域进行一道额外的离子注入，来降低ESD器件的击穿电压即使ESD器件的击穿电压降低到小于所要保护的器件的击穿电压。所以ESD器件的源漏注入不能和所要保护的器件的源漏注入集成在一起进行，这需要额外的成本并且增加了集成电路制造的复杂度。
技术实现思路
本专利技术所要解决的技术问题是提供一种RFLDM0S工艺中的ESD器件，能减少一道额外的ESD器件的源漏注入光罩，能降低工艺的复杂性，减少工艺成本，提高RFLDM0S工艺的竞争力。为此，本专利技术还提供一种RFLDM0S工艺中的ESD器件的制造方法。为解决上述技术问题，本专利技术提供的RFLDM0S工艺中的ESD器件为NMOS器件，包括形成于P阱之上的多晶硅栅，所述多晶硅栅和所述P阱之间隔离有栅介质层。在所述多晶硅栅的两侧侧面上形成侧墙。在所述多晶硅栅两侧的所述P阱中形成有N型轻掺杂漏注入区和N型源漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准，所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘对准；所述N型源漏注入区的结深大于所述N型轻掺杂漏注入区的结深。在所述多晶硅栅的漏端一侧的所述P阱中形成有用于降低所述ESD器件的击穿电压的第二 P型轻掺杂漏注入区，所述第二 P型轻掺杂漏注入区的结深大于所述N型源漏注入区的结深、所述第二 P型轻掺杂漏注入区穿过所述N型源漏注入区并进入到所述N型源漏注入区底部的所述P阱中。所述第二 P型轻掺杂漏注入区的边缘和其邻近的所 述多晶硅栅的边缘相隔一横向距离。进一步的改进是，所述第二 P型轻掺杂漏注入区的工艺条件和所述RFLDM0S工艺中的P型LDMOS的漏端的第二 P型轻掺杂漏注入区的工艺条件相同。进一步的改进是，所述N型轻掺杂漏注入区的工艺条件和所述RFLDM0S工艺中的 N型LDMOS的源端的N型轻掺杂漏注入区的工艺条件相同；所述N型源漏注入区的工艺条件和所述RFLDM0S工艺中的N型LDMOS的N型源漏注入区的工艺条件相同。进一步的改进是，所述第二 P型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘相隔的横向距离为O. 5微米 1. 5微米。为解决上述技术问题，本专利技术提供一种RFLDM0S工艺中的ESD器件的制造方法，在 P阱之上形成栅介质层和多晶硅栅之后，包括如下步骤步骤一、进行N型轻掺杂漏注入，在所述多晶硅栅两侧的所述P阱中形成N型轻掺杂漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准。步骤二、进行第二 P型轻掺杂漏注入，在所述多晶硅栅的漏端一侧的所述P阱中形成第二 P型轻掺杂漏注入区。所述第二 P型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘相隔一横向距离。步骤三、在所述多晶硅栅的两侧侧面上形成侧墙。步骤四、进行N型源漏注入，在所述多晶硅栅两侧的所述P阱中形成N型源漏注入区，所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘对准；所述N型源漏注入区的结深大于所述N型轻掺杂漏注入区的结深，所述第二 P型轻掺杂漏注入区的结深大于所述N型源漏注入区的结深、所述第二 P型轻掺杂漏注入区穿过所述N型源漏注入区并进入到所述N型源漏注入区底部的所述P阱中。进一步的改进是，步骤一中所述N型轻掺杂漏注入的工艺条件和所述RFLDM0S工艺中的N型LDMOS的源端的N型轻掺杂漏注入的工艺条件相同。进一步的改进是，步骤二中所述第二 P型轻掺杂漏注入的工艺条件和所述 RFLDM0S工艺中的P型LDMOS的漏端的第二 P型轻掺杂漏注入的工艺条件相同。所述第二 P型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘相隔的横向距离为O. 5微米 1.5微米。进一步的改进是，所述第二 P型轻掺杂漏注入的工艺条件为注入杂质为硼，注入剂量为Ie12CnT2 5e13cnT2，注入能量为20KeV 60KeV。进一步的改进是，步骤四中所述N型源漏注入的工艺条件和所述RFLDM0S工艺中的N型LDMOS的N型源漏注入的工艺条件相同。进一步的改进是，所述N型源漏注入的工艺条件为注入杂质为砷，注入剂量为 Ie15CnT2 5e16cnT2，注入能量为 20KeV 50KeV。本专利技术的ESD器件的源漏区不需采用一道额外的光罩来进行注入并实现ESD器件的击穿电压的降低，而是在ESD器件的漏端增加一个第二 P型轻掺杂漏注入区来实现器件的击穿电压的降低，这样带来的有益效果是组成ESD器件的源漏区的N型轻掺杂漏注入区、N型源漏注入区以及第二 P型轻掺杂漏注入区都能实现和RFLDM0S工艺兼容，即ESD器件的N型轻掺杂漏注入区能和N型LDMOS的漏端 的N型轻掺杂漏注入相同、ESD器件的N型源漏注入区能和N型LDMOS的N型源漏注入区相同、ESD器件的第二 P型轻掺杂漏注入区能和P型LDMOS的第二 P型轻掺杂漏注入区相同，这样本专利技术的ESD器件的源漏区的各掺杂区能够在对应的N型LDMOS或P型LDMOS的掺杂区形成的时候同步形成，ESD器件的源漏区的各掺杂区的形成并不需要一道额外的光罩。所以，相对于现有技术，本专利技术能减少一道ESD器件的源漏注入的光罩，这样能降低工艺的复杂性，减少工艺成本，提高RFLDM0S工艺的竞争力。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图1是现有RFLDM0S工艺中的N型LDMOS的器件结构示意图2是现有RFLDM0S工艺中的P型LDMOS的器件结构示意图3是本专利技术实施例RFLDM0S工艺中的ESD器件的器件结构示意图4A-图4C是本专利技术实施例RFLDM0S工艺中的ESD器件的制造方法的各步骤中的器件结构示意图。具体实施方式现有RFLDM0S工艺中包括有N型LDMOS和P型LDMOS，如图1和2所示，分别是现有RFLDM0S工艺中的N型和P型LDMOS的器件结构示意图。如图1所示，N型LDMOS形成于P阱12上，P阱12形成于P型衬底11上，所述N 型LDMOS包括形成于所述P阱12之上的多晶硅栅14，所述多晶硅栅14和所述P阱12之间隔离有栅介质层13，栅介质层13能为栅氧化层；在多晶硅栅14的侧面形成有侧墙17。 在所述多晶硅栅14的源端一侧的所述P阱12中形成有N型轻掺杂漏注入区15 和N型源漏注入区18，所述N型本文档来自技高网...
【技术保护点】
一种RFLDMOS工艺中的ESD器件，ESD器件为NMOS器件，包括：形成于P阱之上的多晶硅栅，所述多晶硅栅和所述P阱之间隔离有栅介质层；在所述多晶硅栅的两侧侧面上形成侧墙；在所述多晶硅栅两侧的所述P阱中形成有N型轻掺杂漏注入区和N型源漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准，所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘对准；所述N型源漏注入区的结深大于所述N型轻掺杂漏注入区的结深；其特征在于，还包括：在所述多晶硅栅的漏端一侧的所述P阱中形成有用于降低所述ESD器件的击穿电压的第二P型轻掺杂漏注入区，所述第二P型轻掺杂漏注入区的结深大于所述N型源漏注入区的结深、所述第二P型轻掺杂漏注入区穿过所述N型源漏注入区并进入到所述N型源漏注入区底部的所述P阱中；所述第二P型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘相隔一横向距离。
【技术特征摘要】
1.一种RFLDMOS工艺中的ESD器件，ESD器件为NMOS器件，包括 形成于P阱之上的多晶硅栅，所述多晶硅栅和所述P阱之间隔离有栅介质层； 在所述多晶硅栅的两侧侧面上形成侧墙； 在所述多晶硅栅两侧的所述P阱中形成有N型轻掺杂漏注入区和N型源漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准，所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘对准；所述N型源漏注入区的结深大于所述N型轻掺杂漏注入区的结深； 其特征在于，还包括 在所述多晶硅栅的漏端一侧的所述P阱中形成有用于降低所述ESD器件的击穿电压的第二 P型轻掺杂漏注入区，所述第二 P型轻掺杂漏注入区的结深大于所述N型源漏注入区的结深、所述第二 P型轻掺杂漏注入区穿过所述N型源漏注入区并进入到所述N型源漏注入区底部的所述P阱中；所述第二 P型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘相隔一横向距离。2.如权利要求1所述RFLDMOS工艺中的ESD器件，其特征在于所述第二P型轻掺杂漏注入区的工艺条件和所述RFLDMOS工艺中的P型LDMOS的漏端的第二 P型轻掺杂漏注入区的工艺条件相同。3.如权利要求1所述RFLDMOS工艺中的ESD器件，其特征在于所述N型轻掺杂漏注入区的工艺条件和所述RFLDMOS工艺中的N型LDMOS的源端的N型轻掺杂漏注入区的工艺条件相同；所述N型源漏注入区的工艺条件和所述RFLDMOS工艺中的N型LDMOS的N型源漏注入区的工艺条件相同。4.如权利要求1所述RFLDMOS工艺中的ESD器件，其特征在于所述第二P型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘相隔的横向距离为O. 5微米 1. 5微米。5.—种RFLDMOS工艺中的ESD器件的制造方法，其特征在于，在P阱之上形成栅介质层和多晶硅栅之后，包括如下步骤 步骤一、进行N型轻掺杂漏注入，在所述多晶硅栅两侧的所述P阱中形成N型轻掺杂漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边...
【专利技术属性】
技术研发人员：段文婷，刘冬华，石晶，钱文生，胡君，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。