静电放电保护装置制造方法及图纸

本发明专利技术提供了一种静电放电保护装置，在PNPN结构中引入静电放电(ESD)掺杂注入层，并且通过调整ESD掺杂注入层的注入能量及剂量以决定合适的触发电压，通过调整ESD掺杂注入层的尺寸以得到合适的维持电压，防止造成闩锁效应问题。本发明专利技术提供的静电放电保护装置基于外延圆片高压工艺或者绝缘衬底上的硅(SOI)圆片高压工艺下形成的自隔离效果，既可以防止器件受噪声影响被误触发，又便于将单个静电放电保护单元以串联的方式提高触发电压。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构，特别涉及一种静电放电保护装置。
技术介绍
静电放电(Electrostatic Discharge, ESD)是在我们生活中普遍存在的自然现象，但静电放电时在短时间内产生的大电流，会对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例如，对于发生在人体上的静电放电现象(Human-BodyModel, HBM),通常发生在几百个纳秒内，最大的电流峰值可能达到几安培。其他一些模式，如机器放电模式(Machine Model, MM)、元件充电模式(Charged-DeviceModel，CDM)，静电放电发生的时间更短，电流也更大。如此大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对集成电路产生严重的物理损伤并最终失效。为了解决该问题，在实际应用中主要从环境和电路两方面来解决。环境方面，主要是减少静电的产生和及时消除静电，例如应用不易产生静电的材料、增加环境湿度、操作人员和设备接地等；而电路方面，主要是增加集成电路本身的静电放电耐受能力，例如增加额外的静电保护器件或者电路来保护集成电路内部电路不被静电放电损害本文档来自技高网...

【技术保护点】
一种静电放电保护装置，其特征在于，包括至少两个静电放电保护单元，所述静电放电保护单元包括：P型基底；P型外延层，位于P型基底的一侧；N型埋层，位于P型基底中相邻于P型外延层的一侧，并位于P型外延层中；第一N型阱，位于N型埋层相对于P型基底的另一侧，并处于P型外延层中；第一P型阱，与第一N型阱相邻地位于N型埋层相对于P型基底的另一侧，并处于P型外延层中；第二N型阱，与第一P型阱相邻地位于N型埋层相对于P型基底的另一侧，并处于P型外延层中；ESD掺杂注入层，位于第一P型阱与第一N型阱中；第一N+型区，第一P+型区，位于ESD掺杂注入层中；第二N+型区，第二P+型区，位于第一型阱中，该第一型阱位于E...

【技术特征摘要】
1.一种静电放电保护装置，其特征在于，包括至少两个静电放电保护单元，所述静电放电保护单元包括P型基底；P型外延层，位于P型基底的一侧；N型埋层，位于P型基底中相邻于P型外延层的一侧，并位于P型外延层中；第一 N型阱，位于N型埋层相对于P型基底的另一侧，并处于P型外延层中；第一 P型阱，与第一 N型阱相邻地位于N型埋层相对于P型基底的另一侧，并处于P型外延层中；第二 N型阱，与第一 P型阱相邻地位于N型埋层相对于P型基底的另一侧，并处于P型外延层中；ESD掺杂注入层，位于第一 P型阱与第一 N型阱中；第一 N+型区，第一 P+型区，位于ESD掺杂注入层中；第二 N+型区，第二 P+型区，位于第一型阱中，该第一型阱位于ESD掺杂注入层外，并且与ESD掺杂注入层的载流子类型相反；所述至少两个静电放电保护单元相互串联。2.根据权利要求1所述的静电放电保护装置，其特征在于静电放电保护单元之间通过第二 P型阱相互串联。3.根据权利要求2所述的静电放电保护装置，其特征在于所述第二P型阱位于P型外延层中，第二 P型阱与前一静电放电保护单元的第二 N型阱、后一静电放电保护单元的第一 N型阱相连。4.根据权利要求1所述的静电放电保护装置，其特征在于所述ESD掺杂注入层为N型掺杂或P型掺杂。5.根据权利要求1所述的静电放电保护装置，其特征在于各静电放电保护单元的ESD 掺杂注入层的掺杂类型不相同。6.根据权利要求1所述的静电放电保护装置，其特征在于各静电放电保护单元包括: 第一电极，与第一 N+型区和第一 P+型区相连接；第二电极，与第二 N+型区和第二 P+型区相连接。7.根据权利要求1所述的静电放电保护装置，其特征在于各静电放电保护单元的触发电压由ESD掺杂注入层的注入能量和剂量决定。8.根据权利要求1所述的静电放电保护装置，其特征在于各静电放电保护单元的维持电压由ESD掺杂注入层的尺寸决定。9.一种静电放电保护装置，...

【专利技术属性】
技术研发人员：代萌，
申请(专利权)人：无锡华润上华半导体有限公司，
类型：发明
国别省市：