改进可调节的ESD保护器件制造技术

本发明专利技术提供了一种ESD保护器件。该器件包括双极结型晶体管，该双极结型晶体管包括集电极、基极和发射极。集电极包括第一掺杂元件和在第一掺杂元件上设置的更重掺杂的第二掺杂元件。第一掺杂元件和第二掺杂元件分别具有第一掺杂极性。基极被设置为与集电极相邻，并且包括具有不同于第一掺杂极性的第二掺杂极性的第三掺杂元件。p-n结形成在第三掺杂元件与第一掺杂元件和第二掺杂元件中的一个之间。发射极形成在基极上方。发射极包括具有第一掺杂极性并与第三掺杂元件形成p-n结的第四掺杂元件。与第三掺杂元件相比更重地掺杂第四掺杂元件。本发明专利技术还提供了改进可调节的ESD保护器件。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地，涉及ESD保护器件。
技术介绍
半导体集成电路(IC)行业经历了快速成长。IC材料和设计方面的技术发展已经产生了数代1C，每一代都具有比前一代更小且更复杂的电路。但是，这些发展增加了处理和制造IC的复杂性，并且对于将要实现的发展，需要IC处理和制造方面的类似开发。在集成电路的演进过程中，功能密度(即，每单位芯片面积上的互连器件的数量)通常都会增加，而几何尺寸(即，可以使用制作工艺创建的最小部件(或线路))会减小。这种按比例缩小的工艺通常通过增加生产效率并且降低相关成本来提供优势。这种按比例缩小还产生了相对较高的功耗值，这可以通过使用诸如互补金属氧化物半导体(CMOS)器件的低功耗器件来解决。静电放电(ESD)是IC的重要问题。如果ESD事件处理不当，则ESD事件会产生损坏IC上的部件的高电压。为了避免这种ESD损坏，很多现代IC都装配有ESD保护器件。ESD保护器件可用于在ESD事件期间将电流从IC上的其他器件转移走，从而保护这些部件防止被ESD事件的损坏。不幸地是，现有的ESD保护器件通常会具有诸如过大的芯片面积占用、由于具有噪声功率的应用而降低性能、以及缺少可能会导致电路设计问题的可调节性的缺陷。因此，尽管现有的ESD保护器件通过足以用于它们的期望目的，但是它们并不是在每个方面都完全令人满意的。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种装置，包括双极结型晶体管(BJT)器件，包括集电极，设置在衬底中，所述集电极包括第一掺杂元件以及设置在所述第一掺杂元件上方的第二掺杂元件，其中，所述第一掺杂元件和所述第二掺杂元件均具有第一掺杂极性，并且所述第二掺杂元件的掺杂浓度等级高于所述第一掺杂元件的掺杂浓度等级；基极，设置在所述衬底中并与所述集电极相邻，所述基极包括具有不同于所述第一掺杂极性的第二掺杂极性的第三掺杂元件，其中，在所述第三掺杂元件与所述第一掺杂元件或所述第二掺杂元件形成Pn结；以及发射极，设置在所述基极上方，所述发射极包括具有所述第一掺杂极性的第四掺杂元件，其中，所述第四掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级。在该装置中所述集电极还包括设置在所述第二掺杂元件上方的第五掺杂元件；所述第五掺杂元件具有所述第一掺杂极性；并且所述第五掺杂元件的掺杂浓度等级高于所述第二掺杂元件的掺杂浓度等级。在该装置中所述基极还包括设置在所述第三掺杂元件上方的第六掺杂元件；所述第六掺杂元件具有所述第二掺杂极性；所述第六掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级；以及另一 pn结形成在所述第四掺杂元件和所述第六掺杂元件之间。在该装置中所述第一掺杂极性是p型掺杂极性；并且所述第二掺杂极性是n型掺杂极性。在该装置中，所述集电极和所述基极均设置在隐埋层上方，所述隐埋层具有所述第二掺杂极性。在该装置中，所述基极具有为环型、带型、点型以及浮置型中的一种的拾取器类型。 在该装置中 第一距离从所述pn结延伸到所述集电极的区域中；第二距离从所述Pn结延伸到所述发射极的区域中；并且调节所述第一距离和所述第二距离，从而使得所述BJT器件的击穿电压、导通电压以及保持电压基本上相同。在该装置中，所述发射极和所述集电极通过电介质隔离结构分离。在该装置中，所述装置是静电放电(ESD)保护器件，并且所述ESD器件与集成电路(IC)芯片内部的电路电耦合。根据本专利技术的另一方面，提供了一种静电放电(ESD)保护器件，包括衬底；双极结型晶体管(BJT)器件的集电极部件，形成在所述衬底中，其中，以使所述集电极部件接近所述衬底的表面的部分比所述集电极部件远离所述衬底的表面的部分更重掺杂的方式来渐进地掺杂所述集电极部件；所述BJT器件的基极部件，形成在所述衬底中，所述基极部件与所述集电极部件形成第一 Pn结；以及所述BJT器件的发射极部件，形成在所述基极部件上，所述发射极部件与所述基极部件形成第二 pn结；其中，与所述集电极部件和所述发射极部件相反地掺杂所述基极部件。在该ESD保护器件中，所述集电极部件包括在所述衬底的表面处形成的重掺杂区。在该ESD保护器件中，所述集电极部件还包括在所述重掺杂区下方形成的附加掺杂区，与所述重掺杂区相比更少地掺杂所述附加掺杂区。在该ESD保护器件中，所述集电极部件还包括高压阱，与所述附加掺杂区相比更少地掺杂所述高压阱。在该ESD保护器件中，所述基极部件包括高压阱和形成在所述高压阱上方的掺杂区，与所述掺杂区相比更少地掺杂所述高压阱。在该ESD保护器件中所述第一 pn结由所述集电极部件和所述高压阱形成；并且所述第二 Pn结由所述基极部件和所述掺杂区形成。在该ESD保护器件中，所述集电极部件和所述基极部件均形成在隐埋阱上方，与所述集电极部件相反地掺杂所述隐埋阱。在该ESD保护器件中，调节所述第一 p_n结的位置，从而使得所述BJT器件的导通电压、击穿电压以及保持电压基本上相等。根据本专利技术的又一方面，一种静电放电(ESD)保护器件，包括双极结型晶体管(BJT)器件，所述BJT器件包括第一 pn界面，由所述BJT器件的集电极和所述BJT器件的基极形成，所述集电极包括均具有相同的掺杂极性但具有不同的掺杂浓度等级的多个掺杂部件，所述基极相对于所述集电极横向设置并包括一个或多个掺杂部件；以及第二 Pn界面，由所述BJT器件的所述基极和发射极形成，所述发射极相对于所述基极竖向设置并包括形成在所述基极上方的掺杂部件，所述发射极的掺杂浓度等级高于位于其下方的所述基极的掺杂浓度等级；其中所述基极的掺杂部件的掺杂极性与所述集电极和所述发射极的掺杂部件的掺杂极性相反；并且所述BJT器件的导通电压、击穿电压和保持电压分别与所述BJT器件的布局参数相关联。在该ESD保护器件中，控制所述布局参数，从而使得所述BJT器件的所述导通电压、所述击穿电压以及所述保持电压具有基本相同的值。在该ESD保护器件中，所述布局参数包括以下参数中的至少一个从所述第一 pn界面至所述集电极中的一个掺杂部件测量的第一距离；以及从所述第一 Pn界面至所述基极中的一个掺杂部件测量的第二距离。附图说明当阅读附图时，根据下面的详细描述更好地理解本专利技术的多个方面。需要强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了讨论的清楚，各种部件的尺寸可以被随意增大或减小。图1是IC芯片的简化结构图。图2至图11是根据本专利技术的各个方面的半导体器件的不同实施例的简化截面图。`图12至图17是根据本专利技术的各个方面的半导体器件的不同实施例的简化俯视图。图18至图19是示出各种类型的ESD保护器件的1-V关系的曲线图。具体实施例方式应该理解，下面的公开内容提供了用于实现本专利技术的不同特征的多个不同实施例或实例。下面描述了部件和布置的特定实例，以简化本专利技术。当然，这些仅是实例，而不用于限制。而且，下面的描述中的在第二部件上方或上形成第一部件可以包括其中第一部件和第二部件以直接接触的方式形成的实施例，并且可以包括其中另外的部件可以形成介于第一部件和第二部件之间从而使得第一部件和第二部件不直接接触的实施例。为了简要和清楚，可以以不同的比例任意绘制各种部件。静电放电(ESD)事件的原因很多。例本文档来自技高网...

【技术保护点】
一种装置，包括：双极结型晶体管(BJT)器件，包括：集电极，设置在衬底中，所述集电极包括第一掺杂元件以及设置在所述第一掺杂元件上方的第二掺杂元件，其中，所述第一掺杂元件和所述第二掺杂元件均具有第一掺杂极性，并且所述第二掺杂元件的掺杂浓度等级高于所述第一掺杂元件的掺杂浓度等级；基极，设置在所述衬底中并与所述集电极相邻，所述基极包括具有不同于所述第一掺杂极性的第二掺杂极性的第三掺杂元件，其中，在所述第三掺杂元件与所述第一掺杂元件或所述第二掺杂元件形成pn结；以及发射极，设置在所述基极上方，所述发射极包括具有所述第一掺杂极性的第四掺杂元件，其中，所述第四掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级。

【技术特征摘要】
2011.09.29 US 61/540,887;2012.05.11 US 13/469,9231.一种装置，包括 双极结型晶体管(BJT)器件，包括 集电极，设置在衬底中，所述集电极包括第一掺杂元件以及设置在所述第一掺杂元件上方的第二掺杂元件，其中，所述第一掺杂元件和所述第二掺杂元件均具有第一掺杂极性，并且所述第二掺杂元件的掺杂浓度等级高于所述第一掺杂元件的掺杂浓度等级； 基极，设置在所述衬底中并与所述集电极相邻，所述基极包括具有不同于所述第一掺杂极性的第二掺杂极性的第三掺杂元件，其中，在所述第三掺杂元件与所述第一掺杂元件或所述第二掺杂元件形成Pn结；以及 发射极，设置在所述基极上方，所述发射极包括具有所述第一掺杂极性的第四掺杂元件，其中，所述第四掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级。2.根据权利要求1所述的装置，其中 所述集电极还包括设置在所述第二掺杂元件上方的第五掺杂元件； 所述第五掺杂元件具有所述第一掺杂极性；并且 所述第五掺杂元件的掺杂浓度等级高于所述第二掺杂元件的掺杂浓度等级。3.根据权利要求1所述的装置，其中 所述基极还包括设置在所述第三掺杂元件上方的第六掺杂元件； 所述第六掺杂元件具有所述第二掺杂极性； 所述第六掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级；以及 另一 pn结形成在所述第四掺杂元件和所述第六掺杂元件之间。4.根据权利要求1所述的装置，其中 所述第一掺杂极性是P型掺杂极性；并且 所述第二掺杂极性是η型掺杂极性。5.根据权利要求1所述的装置，其中，所述集电极和所述基极均设置在隐埋层上方，所述隐埋层具有所述第二掺杂极性。6.根据权利要求1所述的装置，其中，所...

【专利技术属性】
技术研发人员：郭锡瑜，陈纪光，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：