改善SONOS器件自对准接触孔漏电的方法技术

本发明专利技术公开了一种改善SONOS器件自对准接触孔漏电的方法，包括：1）进行SONOS器件自对准接触孔刻蚀；2）在接触孔的侧壁和底部以及SONOS器件中的未掺杂氧化膜上方，成长氮化硅膜；3）刻蚀氮化硅膜，使只在接触孔侧壁上保留氮化硅膜；4）用传统湿法流程清洗去除刻蚀产生的聚合物，得到SONOS器件自对准接触孔。本发明专利技术可以弥补常规自对准接触孔刻蚀中造成的栅极上侧墙的过度损耗，能够明显增加氮化硅膜侧墙残留的厚度，避免栅极与金属线短路，改善产品的自对准接触孔漏电，提高接触孔击穿电压，扩大SONOS器件自对准接触孔刻蚀工艺窗口。

【技术实现步骤摘要】

本专利技术涉及一种改善自对准接触孔漏电的方法，特别是涉及一种改善SONOS（Silicon-Oxide-Nitride-Oxide-Silicon）器件自对准接触孔漏电的方法。
技术介绍
SONOS（硅-氧化物-氮化物-氧化物-硅）器件，是一种和闪存联系较为紧密的非易失性存储器。在SONOS器件自对准接触孔工艺中，为了降低光刻的对准难度，缩小芯片面积，提高产品的集成度，取消了作为阻挡层的氮化硅（SiN）阻挡层。在刻蚀穿过花苞状外壳图形时，很容易造成氮化膜侧墙损耗太多，接触孔与栅极（Poly）之间的阻挡过薄，在高电压下容易击穿导致金属线与栅极短路，造成自对准接触孔漏电，降低了器件的击穿电压，最终造成晶圆周边良率低下。其中，图1为清扫后自对准接触孔图形（极端情况），接触孔侧墙损耗过多，容易造成填充的金属与栅极短路，进而造成器件漏电。因此，需要对SONOS器件自对准接触孔工艺进行进一步的研究改善，以改善自对准接触孔漏电情况。
技术实现思路
本专利技术要解决的技术问题是提供一种改善SONOS器件自对准接触孔漏电的方法。该方法通过在常规自对准接触孔刻蚀后，增加一步成膜和干法刻蚀的方案，可以改善接触孔漏电，增大SONOS器件自对准接触孔刻蚀工艺窗口。为解决上述技术问题，本专利技术的改善SONOS器件自对准接触孔漏电的方法，包括步骤：1）进行常规的SONOS器件自对准接触孔刻蚀；2）在接触孔的侧壁和底部以及SONOS器件中的未掺杂氧化膜上方，成长氮化硅膜；3）刻蚀氮化硅膜，使只在接触孔侧壁上保留氮化硅膜，即在接触孔侧壁上残留部分氮化硅膜；4）清洗，得到SONOS器件自对准接触孔。所述步骤2）中，成长氮化硅膜的工艺为低压成长氮化硅膜工艺。其中，工艺参数为：低压的压力范围为0.008Kpa～0.0266Kpa，温度为600～800℃，氮化硅膜的厚度为100～300埃。所述步骤3）中，刻蚀的方法为干法刻蚀，选用较高的氮化硅/氧化硅（SiN/SiO2)选择比，如选择比为2～5。其中，该刻蚀的工艺参数包括：射频功率为100～300瓦，腔体压力为20～100毫托，静电吸盘（ESC）背部压力为0～20托，四氟乙烷(CF4)流量为0～50sccm，氩气（Ar）流量为0～600sccm，三氟甲烷（CHF3）流量为0～20sccm，氧气（O2）流量为0～20sccm，一氧化碳（CO）流量为0～200sccm。所述步骤3）中，保留的氮化硅膜的厚度为20～80埃。所述步骤4）中，清洗的方法可为采用湿法，清洗去除刻蚀产生的聚合物。本专利技术在常规自对准接触孔刻蚀流程完成后，增加低压成长一定厚度氮化硅工序(LPN)，并立即通过干法刻蚀方法去除孔顶部未掺杂氧化膜上的氮化硅。该步刻蚀要保证顶部氮化膜被全部去除，而由于干法刻蚀中侧壁有聚合物阻挡，控制适当时间和气体组分配比，可以调节横向刻蚀和纵向刻蚀速率，能保证孔顶全部刻蚀完，且侧壁有一定厚度氮化硅残留。因此，通过增加一步成膜和回刻（干法刻蚀）的方案，可以弥补常规自对准接触孔刻蚀中造成的栅极上侧墙的过度损耗，能够明显增加氮化硅膜侧墙残留的厚度，避免栅极与金属线短路，改善产品的自对准接触孔漏电特性，提高接触孔击穿电压，扩大SONOS器件自对准接触孔刻蚀工艺窗口。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是清扫后自对准接触孔刻蚀图形；图2是常规自对准接触孔示意图；图3是氮化硅成膜后的示意图；图4是氮化硅成膜后的局部SEM（扫描电子显微镜）视图，其中，a为接触孔顶部位置，b为接触孔底部位置；图5是干法刻蚀后的示意图；图6是本专利技术的成膜并回刻后的TEM（透射电子显微镜）视图，其中，a为接触孔全视图，b为接触孔底部放大图。图中附图标记说明如下：1为未掺杂氧化膜，2为磷硅玻璃，3为衬底，4为花苞状外壳，5为氧化硅，6为氮化硅，7为栅极，8为浅沟道隔离层，9为低压成长的氮化硅膜，10为刻蚀后残留的氮化硅，11为接触孔。具体实施方式本专利技术的改善SONOS器件自对准接触孔漏电的方法，具体步骤如下：1）进行常规的SONOS器件自对准接触孔11刻蚀。在干法刻蚀机台上，自上而下依次刻穿有机抗反射层（BARC），磷硅玻璃（PSG）和未掺杂氧化硅三层薄膜（USG），并停在硅衬底上，其中，刻蚀后的示意图如图2所示；本步骤中，氮化硅6覆盖于栅极7的周侧并用于做栅极7的侧墙，层间膜包括磷硅玻璃2即掺杂有磷的二氧化硅和未掺杂氧化膜1，其中，磷硅玻璃2在栅极7附近会形成包围栅极7的花苞状结构，花苞状结构如区域5和区域4处所对应的磷掺杂浓度不同。2）在接触孔11的侧壁和底部以及SONOS器件中的未掺杂氧化膜1上方，经低压成长工艺，成长氮化硅膜9（如图3所示）；其中，低压成长的工艺参数为：低压的压力范围为0.008Kpa～0.0266Kpa，温度为600～800℃，氮化硅膜9的厚度为100～300埃。本步骤中，氮化硅膜9各处成长较均匀，成膜后的形貌可如图4所示。该图中，孔顶部、侧壁和底部氮化硅膜厚均为100埃左右。3）采用干法刻蚀工艺，选用选择比为2～5的氮化硅对氧化硅（SiN/SiO2）选择比，进行回刻，以刻蚀氮化硅膜9，最终在接触孔11侧壁上残留部分氮化硅膜，即刻蚀后残留的氮化硅10（如图5所示），残留的氮化硅10的厚度为20～80埃；其中，刻蚀的主要工艺参数如下：射频功率为100～300瓦，腔体压力为20～100毫托，静电吸盘（ESC）背部压力为0～20托，四氟乙烷(CF4)流量为0～50sccm，氩气（Ar）流量为0～600sccm，三氟甲烷（CHF3）流量为0～20sccm，氧气（O2）流量为0～20sccm，一氧化碳（CO）流量为0～200sccm。本步骤中，由于接触孔11的孔顶未掺杂氧化膜1上方和侧壁的氮化硅膜覆盖较均匀，选用合适的气体组分，能保证有较高的纵向刻蚀速率和较低的刻蚀速率，因此，将顶部和底部氮化硅膜刚好刻蚀完时，此时侧壁氮化硅膜会有一部分残留，可以弥补栅极上氮化膜侧墙的损耗，其中，回刻后的形貌可如图6所示。图6a为接触孔全视图，图6b为底部放大图,侧壁残留氮化硅厚度在20～80埃。4）用传统湿法流程，清洗去除刻蚀产生的聚合物，得到SONOS器件自对准接触孔。综上所述，本专利技术在形成自对准接触孔形貌后，针对刻蚀后氮化膜侧墙损耗太多情况，增加一步新的工序：沿着孔周边成长一定厚度的氮化硅膜，然后立即通过干法刻蚀，利用干...

【技术保护点】
一种改善SONOS器件自对准接触孔漏电的方法，其特征在于，包括步骤：1）进行SONOS器件自对准接触孔刻蚀；2）在接触孔的侧壁和底部以及SONOS器件中的未掺杂氧化膜上方，成长氮化硅膜；3）刻蚀氮化硅膜，使只在接触孔侧壁上保留氮化硅膜；4）清洗，得到SONOS器件自对准接触孔。

【技术特征摘要】
1.一种改善SONOS器件自对准接触孔漏电的方法，其特征在于，包括步骤：
1）进行SONOS器件自对准接触孔刻蚀；
2）在接触孔的侧壁和底部以及SONOS器件中的未掺杂氧化膜上方，成长氮化硅膜；
3）刻蚀氮化硅膜，使只在接触孔侧壁上保留氮化硅膜；
4）清洗，得到SONOS器件自对准接触孔。
2.如权利要求1所述的方法，其特征在于：所述步骤2）中，成长氮化硅膜的工艺为低
压成长氮化硅膜工艺；其中，工艺参数为：低压的压力范围为0.008Kpa～0.0266Kpa，温度
为600～800℃，氮化硅膜的厚度为100～300埃。
3.如权利要求1所述的方法，其特征在于：所...

【专利技术属性】
技术研发人员：肖泽龙，陆连，袁苑，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31