【技术实现步骤摘要】
具有改进的形貌控制的衬底通孔形成
本专利技术涉及集成电路,更具体而言,涉及衬底通孔及其形成方法。
技术介绍
三维集成电路(3DIC)和堆叠管芯通常用于减小集成电路的总尺寸。3DIC和堆叠管芯使用衬底通孔(TSV,有时也被称为硅通孔或者贯孔)将一个单独的管芯经由其背面连接至另一管芯。通过利用垂直空间,3DIC和堆叠管芯能够减少集成电路的整体足迹(overallfootprint)。此外,使用TSV以通过管芯的背面形成短的接地路径,该路径通常被接地的铝膜覆盖。然而,随着技术的改进,集成电路和其构成部件的尺寸持续减小,从而使得控制管芯中层的形貌变得日益重要。在典型的管芯中,提供了衬底,其包括诸如晶体管的有源器件;在衬底上方形成层间电介质(ILD),然后在ILD上方形成任意数目的金属间电介质(IMD),金属间电介质包括用于执行逻辑功能的金属沟槽/通孔。在3DIC或者堆叠管芯中,在ILD或者IMD处还可以形成TSV。ILD充当衬底中的有源器件和IMD中的金属沟槽/通孔之间的阻挡层。ILD阻止IMD中的金属微粒扩散至衬底中并且ILD对于衬底中有源器件的正常运行是至关重要的。当在ILD层形成TSV时,TSV可以被后续的IMD层中的衬层和金属焊盘覆盖。衬层和金属焊盘用于形成平坦的顶面,从而于TSV形成稳定的连接。使用这种方法,ILD常常遭受由TSV的形成工艺引起的腐蚀和凹陷(dishing)所造成的损失。对先进的技术来说,ILD损失尤其成问题,在先进的技术中管芯部件如此紧凑和精密使得这种损失的容差非常有限。而且,衬层的使用使得TSV和上覆的金属焊盘之间产生高接触电阻。另一 ...
【技术保护点】
一种方法,包括:在晶圆中在半导体衬底上方形成互连结构,其中所述互连结构包括层间电介质(ILD)和位于所述ILD上方的金属间电介质(IMD);在所述晶圆中在所述IMD处形成延伸至所述互连结构和所述半导体衬底中第一深度的第一衬底通孔(TSV)开口;在所述晶圆中在所述IMD处形成邻接所述第一TSV开口并且延伸至所述互连结构中第二深度的第二TSV开口,其中所述第二深度小于所述第一深度;以及用金属材料填充所述第一TSV开口和所述第二TSV开口以形成TSV。
【技术特征摘要】
2012.11.15 US 13/678,1131.一种制造半导体器件的方法,包括:在晶圆中在半导体衬底上方形成互连结构,其中所述互连结构包括层间电介质(ILD)和位于所述层间电介质上方的金属间电介质(IMD);在所述晶圆中在所述金属间电介质处形成延伸至所述互连结构和所述半导体衬底中第一深度的第一衬底通孔(TSV)开口;在所述晶圆中在所述金属间电介质处形成邻接所述第一衬底通孔开口并且延伸至所述互连结构中第二深度的第二衬底通孔开口,其中所述第二深度小于所述第一深度;以及用金属材料填充所述第一衬底通孔开口和所述第二衬底通孔开口以形成衬底通孔;其中,所述衬底通孔包括第一区域和第二区域,所述第一区域对应于所述第一衬底通孔开口,所述第二区域对应于所述第二衬底通孔开口,所述第一区域与所述第二区域共平面,且所述第二区域的顶面在形貌上比第一区域的顶面更平坦。2.根据权利要求1所述的方法,进一步包括:通过所述衬底通孔的对应于所述第二衬底通孔开口的区域形成与所述衬底通孔的连接件的步骤。3.根据权利要求1所述的方法,其中,所述第二深度小于1μm。4.根据权利要求1所述的方法,其中,在所述金属间电介质处形成第一衬底通孔开口的步骤包括:在第一金属间电介质上方形成第一光刻胶层并且图案化所述光刻胶层从而使得所述光刻胶层包括具有第一宽度的第一光刻胶开口;以及在所述金属间电介质处形成第二衬底通孔开口的步骤包括:在所述第一金属间电介质上方形成第二光刻胶层并且图案化所述光刻胶以形成具有第二宽度的第二光刻胶开口,所述第二光刻胶开口与所述第一衬底通孔开口叠置。5.根据权利要求4所述的方法,其中,所述第一光刻胶层和所述第二光刻胶层是同一光刻胶层。6.根据权利要求4所述的方法,其中,所述第一宽度小于所述第二宽度。7.根据权利要求1所述的方法,其中,所述金属间电介质层包含伪金属。8.根据权利要求1所述的方法,其中,以由矩形、圆形、椭圆形或者它们的组合所构成的图案来配置所述第二衬底通孔开口。9.一种制造半导体器件的方法,包括:在晶圆中在半导体衬底上方形成互连结构,其中所述互连结构包括:层间电介质(ILD)和形成在所述层间电介质上方的第一金属间电介质(IMD),其中所述第一金属间电介质包括第一金属部件;在所述晶圆中在所述第一金属间电介质处形成延伸至所述互连结构和所述半导体...
【专利技术属性】
技术研发人员:林咏淇,陈怡秀,杨固峰,邱文智,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。