通孔的形成方法技术

本发明专利技术公开了一种通孔的形成方法，包括步骤：提供表面具有第一金属层的衬底；在所述衬底上沉积介电层，并在所述介电层上形成通孔开口，且所述通孔开口的底部与所述第一金属层相连；在所述介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度的粘附层；利用等离子体轰击去除所述通孔开口底部的粘附层；沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度；在所述介电层上和通孔开口内形成第二金属层。本发明专利技术的通孔的形成方法，降低了两层金属间的应力，改善了多层金属互连线的热稳定性，可靠性，延长了其使用寿命。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特別涉及一种。
技术介绍
随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的 电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供 足够的面积来制作所需的互连线(Interconnect)。为了配合元件缩小后 所增加的互连线需求，利用通孔实现的两层以上的多层金属互连线的设 计，成为超大规模集成电膝忮术所必须采用的方法。传统的金属互连是由铝金属制作实现的，但随着集成电路芯片中器 件特征尺寸的不断缩小，金属连线中的电流密度不断增大，响应时间不 断缩短，传统铝互连线已达到工艺极限。当工艺尺寸小于130nm以后，传 统的铝互连线技术已逐渐被铜互连线技术所取代。与铝金属相比，铜金 属的电阻率更低、电迁移寿命更长，利用铜工艺制作金属互连线可以降 低互连线的RC延迟、改善电迁移等引起的可靠性问题。但是，采用铜工 艺制作互连线也存在两个问题 一是铜的扩散速度较快，二是铜的刻蚀 困难，因此，其所适用的工艺制作方法与铝工艺完全不同。图l为说明现有的铜金属互连线制作方法的器件剖面示意图，如图l 所示，铜金属互连线通常是利用大马士革的方法形成，首先，在衬底101 上形成第一铜金属层102，然后，在该金属层102上沉积层间介电层1(B; 接着，在该层间介电层103上光刻出通孔图案，并刻蚀形成通孔；再接着， 为使填充的铜金属与通孔側壁的介电层粘附性良好，同时，防止铜金属 向介电层内扩散，在填充金属前先沉积一层粘附层104，该粘附层通常可 由Ta/TaN组合物形成。然后，在通孔内形成铜的晶种层，再利用电镀的 方法在通孔内填充铜金属105，并形成第二金属层。该种金属互连结构可以实现不同金属层之间的电连通，其形成质量对于电路的性能影响很大，直接会影响到电路的电特性、RC延迟、工作速度等多个性能参数。影响多层金属互连线形成质量的重要因素之一是应力，在金属线上往往存在着应力梯度由于金属与介电材料的热膨胀系数差异相当大， 当多层金属互连线结构所处的环境的温度产生较大的变化时，金属互连 线与层间介电层所受到的热应力差异也会较大，结果使得多层金属互连 线结构内产生所谓的应力迁移，导致元件的使用寿命变短。为解决这一应力迁移现象引起的金属互连线结构形成质量变差的问 题，申请号为200420118360.3的中国专利申请公开了 一种降低应力迁移的 多层金属互连线的布局，其在金属层上设置介电沟槽，避免了因热应力 而导致的在通孔内的介电层与金属层之间产生裂缝，甚至造成电路断路 的问题，提高了产品的可靠性。但是，除上述因金属与介电材料热膨胀系数不同引起的应力外，还 有其他原因会在金属互连线上产生应力制作层间的金属内连线时，在 通孔的底部形成的粘附层表现为压应力，而填充的金属表现为张应力， 这就使得在上、下两层金属相连的粘附层处具有较大的应力。因此，在 高温下，铜金属内的晶格缺陷会向应力小的地方迁移，结果导致位于通 孔下方的两层金属的交接处的金属出现了空洞(SIV， Stress induced void),这一SIV的出现会导致金属互连结构在高温下的热稳定性及可靠 性下降，寿命缩短。图2为说明现有的铜金属互连线在高温处理后的器件剖面示意图， 如图2所示，经过高温处理后，在通孔的底部一一上、下两层铜金属的 交界处，产生了空洞201,该SIV的出现，会导致两层金属连接间的接 触电阻值上升，表现为金属互连线的热稳定性和可靠性较差，寿命较短。
技术实现思路
本专利技术提供一种，该方法改善了上、下两层金属间的连接质量，可以提高金属互连线结构的热稳定性和可靠性。本专利技术提供的一种，包括步骤 提供表面具有第 一金属层的衬底；在所述衬底上沉积介电层，并在所述介电层上形成通孔开口，且所述通孔开口的底部与所述第一金属层相连；在所述介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度 的粘附层；利用等离子体轰击去除所述通孔开口底部的粘附层； 沉积具有第二厚度的粘附层，且所述第二厚度小于所述第 一厚度； 在所述介电层上和通孔开口内形成第二金属层。 其中，所述第一厚度在100至300A之间，所述第二厚度在30至 80 A之间。其中，所述粘附层由物理气相沉积方法形成。 其中，所述第一、第二金属层为铜金属，所述粘附层为Ta/TaN。 另外，在沉积具有第二厚度的粘附层后，填充金属前，还可以包括 步骤利用物理气相沉积方法生长一层晶种层。本专利技术具有相同或相应技术特征的另 一种，包括步骤提供衬底，所述衬底表面具有第一金属层和第二金属层，且所述第 一和第二金属层之间由第 一介电层相隔离；在所述衬底上沉积第二介电层，并在所述第二介电层上形成通孔开 口 ，且所述通孔开口的底部与所述第二金属层相连；在所述第二介电层上和所述通孔开口的侧壁及底部沉积具有第一 厚度的粘附层；利用等离子体轰击去除所述通孔开口底部的粘附层；沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度；在所述第二介电层上和通孔开口内形成第三金属层。其中，所述第一介电层和第二介电层分别由黑钻石和未掺杂的二氧 化硅形成。其中，所述第一厚度在100至300A之间，所述第二厚度在10至 50A之间。其中，所述第一、第二金属层为铜金属，所述粘附层为Ta/TaN。 此外，在沉积具有第二厚度的粘附层后，填充金属前，还可以包括 步骤利用物理气相沉积方法生长一层晶种层。 与现有技术相比，本专利技术具有以下优点本专利技术的，通过减薄通孔底部的粘附层厚度，有效 降低了两层金属间的应力，使得高温处理后，在通孔底部，两层金属相 接之处不产生或仅产生少量的SIV，改善了多层金属互连线结构的热稳 定性，可靠性，延长了其使用寿命。附图说明图1为说明现有的铜金属互连线制作方法的器件剖面示意图； 图2为说明现有的铜金属互连线在高温处理后的器件剖面示意图； 图3为SM测试结构的示意图4A至4E为说明本专利技术第一实施例的通孔形成方法的器件剖面图5为说明本专利技术第一实施例的通孔形成方法的流程图6为两层层间介电层之间的应力随温度变化的曲线图7A至7E为说明本专利技术第二实施例的通孔形成方法的器件剖面图8为说明本专利技术第二实施例的通孔形成方法的流程图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附 图对本专利技术的具体实施方式做详细的说明。本专利技术的处理方法可^^皮广泛地应用到许多应用中，并且可利用许多适 当的材料制作，下面是通过较佳的实施例来加以说明，当然本专利技术并不 局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无 疑地涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细描述，在详述本专利技术实施例时， 为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不 应以此作为对本专利技术的限定，此外，在实际的制作中，应包含长度、宽 度及深度的三维空间尺寸。现代半导体器件制作中，需要制作大量的通孔，以实现多层金属间 的互连，该多层金属的互连质量对电路的整体性能至关重要。为确保多 层金属互连线结构的形成质量，在半导体制造业中通常会采用应力迁移(SM， Stress Migration)测试方法对其进行检测。所谓SM测试方法是 将待测多层金属互连线结构置于一个恒定高温的环境下，并记录该金属 互连线结构在不同本文档来自技高网...

【技术保护点】
一种通孔的形成方法，包括步骤：提供表面具有第一金属层的衬底；在所述衬底上沉积介电层，并在所述介电层上形成通孔开口，且所述通孔开口的底部与所述第一金属层相连；在所述介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度的粘 附层；利用等离子体轰击去除所述通孔开口底部的粘附层；沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度；在所述介电层上和通孔开口内形成第二金属层。

【技术特征摘要】
1. 一种通孔的形成方法，包括步骤提供表面具有第一金属层的衬底；在所述衬底上沉积介电层，并在所述介电层上形成通孔开口，且所述通孔开口的底部与所述第一金属层相连；在所述介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度的粘附层；利用等离子体轰击去除所述通孔开口底部的粘附层；沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度；在所述介电层上和通孔开口内形成第二金属层。2、 如权利要求1所述的形成方法，其特征在于所述第一厚度在 100至300A之间。3、 如权利要求1所述的形成方法，其特征在于所述第二厚度在 30至80 A之间。4、 如权利要求1所述的形成方法，其特征在于所述粘附层由物 理气相沉积方法形成。5、 如权利要求1所述的形成方法，其特征在于所述第一、第二 金属层为铜金属，所述粘附层为Ta/TaN。6、 如权利要求1所述的形成方法，其特征在于在沉积具有第二 厚度的粘附层后，填充金属前，还包括步骤利用物理气相沉积方法生长一层晶种层。7、 一种通孔的形成方法，包括步骤提供衬底，所述衬底表面具有第...

【专利技术属性】
技术研发人员：王琪，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]