集成电路及其设计方法技术

一种设计集成电路的方法包括在第一标准单元中布置有源区域。至少一个栅电极被布线，与第一标准单元中的有源区域重叠。至少一个金属线结构被布线，与第一标准单元中的有源区域重叠。至少一个金属线结构基本上平行于栅电极。与第一标准单元中的至少一个金属线结构基本垂直地对第一供电轨道进行布线。第一供电轨道与至少一个金属线结构重叠。第一供电轨道具有与至少一个金属线结构相邻的平坦边缘。第一连接插塞被布置在第一供电轨道与第一标准单元中的至少一个金属线结构重叠的区域中。

【技术实现步骤摘要】

本公开总体上涉及半导体器件领域，更具体地，涉及。
技术介绍
确定对于新定义的集成电路(例如，将多种功能集成到一个芯片中)的需求的系统级设计者通常使用基于专用集成电路(ASIC)或芯片上系统(SOC)单元的设计。在该方法中，提供已知功能的库，并且在通过选择和连接这些标准功能指定器件的功能设计以及使用电子设计自动化(EDA)工具验证最终电路的适当操作之后，库元素被映射到预定的布局单元上，其包含诸如晶体管的预示元件。利用所关注的特定半导体工艺部件和参数选择单元，并创建设计的工艺参数化物理表示。设计流程通过使用标准单元执行形成最终设计所需局部和全局连接的放置和布线而从该点继续。最终，在设计规则检查、设计规则验证、定时分析、临界路径分析、静态和动态电源分析以及对设计的最终修改之后，形成“下线(tapeout)”步骤以产生光掩模生成数据。然后，该光掩模生成(PG)数据被用于创建用于在晶片制造设备中的光刻工艺中制造半导体器件的光掩模。
技术实现思路
为解决上述问题，本专利技术提供了一种设计集成电路的方法，方法包括在第一标准单元中布置有源区域；对至少一个栅电极进行布线，至少一个栅电极与第一标准单元中的本文档来自技高网...

【技术保护点】
一种设计集成电路的方法，所述方法包括：在第一标准单元中布置有源区域；对至少一个栅电极进行布线，所述至少一个栅电极与所述第一标准单元中的所述有源区域重叠；对至少一个金属线结构进行布线，所述至少一个金属线结构与所述第一标准单元中的所述有源区域重叠，所述至少一个金属线结构基本平行于所述栅电极；对第一供电轨道进行布线，所述第一供电轨道基本上垂直于所述第一标准单元中的所述至少一个金属线结构，所述第一供电轨道与所述至少一个金属线结构重叠，其中，所述第一供电轨道具有与所述至少一个金属线结构相邻的平坦边缘；以及在所述第一供电轨道与所述第一标准单元中的所述至少一个金属线结构重叠的区域中布置第一连接插塞。

【技术特征摘要】
2011.10.06 US 13/267,3101.一种设计集成电路的方法，所述方法包括在第一标准单元中布置有源区域；对至少一个栅电极进行布线，所述至少一个栅电极与所述第一标准单元中的所述有源区域重叠；对至少一个金属线结构进行布线，所述至少一个金属线结构与所述第一标准单元中的所述有源区域重叠，所述至少一个金属线结构基本平行于所述栅电极；对第一供电轨道进行布线，所述第一供电轨道基本上垂直于所述第一标准单元中的所述至少一个金属线结构，所述第一供电轨道与所述至少一个金属线结构重叠，其中，所述第一供电轨道具有与所述至少一个金属线结构相邻的平坦边缘；以及在所述第一供电轨道与所述第一标准单元中的所述至少一个金属线结构重叠的区域中布置第一连接插塞。2.根据权利要求1所述的方法，其中，对所述至少一个金属线结构进行布线包括 对与所述第一标准单元中的所述有源区域重叠的第一金属线进行布线；以及对与所述第一金属线和所述第一标准单元中的所述第一供电轨道重叠的第二金属线进行布线。3.根据权利要求2所述的方法，其中，所述第一金属线具有第一长度，所述第一长度基本上等于或短于所述有源区域的宽度。4.根据权利要求2所述的方法，其中，所述第二金属线具有第二长度，所述第二长度基本上等于或长于所述有源区域的宽度。5.根据权利要求1所述的方法，还包括使所述第一标准单元和第二标准单元邻接，其中，所述第二标准单元包括第二供电轨道和与所述第二供电轨道重叠的第二连接插塞；以及用第三连接插塞替换所述第一连接插塞和所述第二连接插塞，其中，所述第三连接插塞的面积大于所述第一连接插塞和所述第二连接插塞的面积总和。6.根据权利要求5所述的方法，其中，用所述第三连接插塞替换所述第一连接插塞和所述第二连接插塞包括确定所述第一连接插塞和所述第二连接插塞之间的间隔是否违反了设计规则...

【专利技术属性】
技术研发人员：鲁立忠，田丽钧，庄惠中，黄美惠，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：