用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺制造技术

一种半导体装置，包括：具有成型鳍和规则鳍的鳍式场效晶体管(FinFET)。成型鳍的顶部可以小于、大于、薄于、或短于规则鳍的顶部。成型鳍的底部和规则鳍的底部相同。FinFET可以具有仅一个或多个成型鳍、一个或多个规则鳍、或成型鳍和规则鳍的混合。将一个鳍成型的半导体制造工艺包括：形成一个鳍的光刻开口，可选地掺杂鳍的一部分，以及蚀刻鳍的一部分。本发明专利技术还提供了一种用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺。

【技术实现步骤摘要】

本专利技术一般地涉及集成电路器件，更具体地来说，涉及形成鳍式场效晶体管(finfield-effect transistors, FinFET)的结构和方法。
技术介绍
在快速发展的半导体制造业，互补金属氧化物半导体(complementary metaloxide semiconductor, CM0S)FinFET器件可用于很多逻辑和其他应用中，并且集成为各种不同类型的半导体器件。FinFET器件通常包括高纵横比的半导体鳍，在该半导体鳍中形成有晶体管的沟道和源极/漏极区域。沿着半导体鳍的一部分的侧面并在其上形成栅极。在FinFET器件内，沟道和源极/漏极区域的表面积增加使得半导体晶体管器件更快、更可靠并且更好控制。通过计算机辅助设计(computed-aided design, CAD)层来限定每个FinFET的边界开始应用于FinFET结构，新式的先进设计应运而生。由于制造工艺发展，出现越来越小的技术节点，原本采用较大技术节点设计的器件可以从采用较小技术节点制造中受益，如提高了性能和效率，并且减小了管芯的尺寸。同样，原本采用平面晶体管设计的器件也可以通过采用FinFET器件制本文档来自技高网...

【技术保护点】
一种装置，包括：半导体衬底；以及多个鳍式场效晶体管(FinFET)，位于所述衬底上，所述FinFET具有至少一个鳍；其中，所述多个FinFET中的至少一个包括至少一个成型鳍。

【技术特征摘要】
2011.10.14 US 13/273,5271.一种装置，包括 半导体衬底；以及 多个鳍式场效晶体管(FinFET)，位于所述衬底上，所述FinFET具有至少一个鳍； 其中，所述多个FinFET中的至少一个包括至少一个成型鳍。2.根据权利要求1所述的装置，其中，所述至少一个成型鳍小于相同FinFET的其他鳍。3.根据权利要求2所述的装置，其中，所述至少一个成型鳍是不邻近设置的两个或多个鳍。4.根据权利要求1所述的装置，其中，所述至少一个成型鳍的一部分比相同FinFET的其他鳍更薄。5.根据权利要求1所述的装置，其中，所述至少一个成型鳍大于相同FinFET的其他鳍。6.根据权利要求1所述的装置，其中，所述多个FinFET中的至少一个的一部分是单鳍FinFET。7.根据权利要求1所述的装置，其中，所述多个FinFET中的至少一个的一部分包括至少一个第一形状的成...

【专利技术属性】
技术研发人员：万幸仁，叶凌彦，施启元，林以唐，张智胜，刘继文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：