RF LDMOS器件及制造方法技术

本发明专利技术公开了一种RF?LDMOS器件，其结构是法拉第盾为单层金属层，该单层金属层包括多晶硅部、漂移部、竖直部，竖直部在多晶硅栅右侧，竖直部上端同多晶硅部右端连通，竖直部下端同漂移部左端连通，多晶硅部的左端在多晶硅栅上方，漂移部在N型漏端轻掺杂漂移区上方，多晶硅部正下方的介质层为氧化硅，漂移部正下方的介质层包括氧化硅、氮化硅，氮化硅区域的宽度小于所述漂移部的宽度，氮化硅区域的上部接该单层金属层的漂移部，下部及两侧为氧化硅。本发明专利技术还公开了该种RF?LDMOS器件的制造方法。本发明专利技术使RF?LDMOS器件具有较高击穿电压，并且制造工艺简单。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及一种RF LDMOS器件及其制造方法。
技术介绍
RF LDMOS (射频横向扩散金属氧化物半导体)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、 耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点， 并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM，PCS, W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。在RF LDMOS的设计过程中，要求小的导通电阻和大的击穿电压，同时由于其栅漏电容决定了截止频率的大小，因而栅漏电容也应越小越好。较高的击穿电压有助于保证器件在实际工作时的稳定性，如工作电压为50V的RF LDMOS器件，其击穿电压需要达到IlOV 以上，而导通电阻Rdson则会直接影响到器件的输出功率与增益等特性。常见的RF LDMOS器件的结构如图1所示。在P衬底I上形成有P外延10，在P外延10的左部形成有一 P阱11，右部形成有一 N型漏端轻掺杂漂移区12，所述P阱11与所述N型漏端轻掺杂漂移区12不接触；所述P阱11上部形成有一 N型源端重掺杂区24 ；所述N型漏端轻掺杂漂移区12右端形成有一 N型漏端重掺杂区21 ；N型源端重掺杂区24、N型漏端重掺杂区21的N型杂质浓度比N型漏端轻掺杂漂移区12的N型杂质浓度高；所述P阱11左侧接一 P型多晶硅或金属接触柱13 ；所述接触柱13连通至P衬底I ;所述N型源端重掺杂区24左侧的P阱11上部形成有一与所述P型多晶硅或金属接触柱13连通的P型重掺杂区22，P型重掺杂区22的P型杂质浓度比P阱11的P型杂质浓度高；所述N型源端重掺杂区24右侧的P阱11上方，及所述P阱11与所述N型漏端轻掺杂漂移区12之间的P外延10上方，形成有栅氧14 ；所述栅氧14上方形成有多晶硅栅15 ；所述多晶硅栅15上方，及所述N型漏端轻掺杂漂移区12左部上方，形成有氧化硅 16 ；所述氧化娃16右部上方形成有法拉第盾(Faraday shield) 17。常见的RF LDMOS器件的结构，其在漏 端有轻掺杂漂移区(LDD) 12，从而使其具有较大的击穿电压(BV)，同时由于其漏端轻掺杂漂移区12掺杂浓度较淡，使其具有较大的导通电阻(Rdson)。法拉第盾17的作用是降低反馈的栅漏电容(Cgd)，同时由于其在应用中处于零电位，可以起到场板的作用，通过改变其长度或者其下方氧化硅厚度，在某种程度上可以降低表面电场，从而增大器件的击穿电压，并且能够起到抑制热载流子注入的作用。如图1所示，一种常见的法拉第盾17为单层金属层，该单层金属层为“~L”状， 包括多晶硅部171、漂移部172、竖直部173，竖直部173连通多晶硅部171和漂移部172，多晶硅部171位于竖直部173左上，漂移部172位于竖直部173右下，竖直部173在多晶硅栅 15右侧，多晶硅部171的左部在多晶硅栅15上方，漂移部172在漏端轻掺杂漂移区12上方，该单层金属层同多晶硅栅15、漏端轻掺杂漂移区12之间为氧化硅16，漂移部172为平板状。该种法拉第盾为单层金属层17的RF LDMOS击穿电压很难达到非常大的击穿电压。RF LDMOS在高电压应用中(工作电压为50V)，为了使其具有较大的安全工作区，目前业界通常采用具有两层或多层金属层的法拉第盾的结构，如图2、图3所示，第一层金属层与图1所示单层金属层相同，其他各金属层依序位于第一层金属层的右上方，各层金属层之间有氧化硅16隔离。法拉第盾17为两层或多层金属层，有利于电场分布更均匀，所以具有该法拉第盾结构的RF LDM0S，具有大的击穿电压，一般为120V左右。但是法拉第盾为两层或多层金属层的RF LDMOS在制作工艺过程中，需要进行两层(或多层)金属层的制作， 需要至少两次金属层淀积及刻蚀过程，制造工艺复杂。
技术实现思路
本专利技术要解决的技术问题是使RF LDMOS器件具有较高击穿电压，并且制造工艺简单。为解决上述技术问题，本专利技术提供了一种RF LDMOS器件，其结构是，在P外延的右部形成有一 N型漏端轻掺杂漂移区，在N型漏端轻掺杂漂移区左侧的P外延上形成有栅氧， 所述栅氧上方形成有多晶硅栅，所述多晶硅栅上方、侧面及所述N型漏端轻掺杂漂移区左部上方形成有介质层，所述介质层右部上方形成有法拉第盾，所述法拉第盾为单层金属层， 该单层金属层包括多晶硅部、漂移部、竖直部，竖直部在多晶硅栅右侧，竖直部上端同多晶硅部右端连通，竖直部下端同漂移部左端连通，多晶硅部的左端在多晶硅栅上方，漂移部在 N型漏端轻掺杂漂移区上方，其特征在于，该单层金属层的多晶硅部正下方的介质层为氧化硅，该单层金属层的漂移部正下方的介质层包括氧化硅、氮化硅，氮化硅区域的宽度小于所述漂移部的宽度，氮化硅区域的上部接该单层金属层的漂移部，下部及两侧为氧化硅。为解决上述技术问题，本专利技术还提供了一种RF LDMOS器件的制造方法，其包括以下步骤一 .形成栅氧、多晶硅栅、N型漏端轻掺杂漂移区，N型漏端轻掺杂漂移区形成在P 外延的右部，栅氧形成在N型漏端轻掺杂漂移区左侧的P外延上，多晶硅栅形成在所述栅氧上；二.在硅片上整体淀积一层氧化硅；三.通过光刻刻蚀，在N型漏端轻掺杂漂移区左部上方的氧化硅中形成一沟槽，所述沟槽的深度小于该层氧化硅的厚度；四.在硅片上整 体淀积一层氮化硅，该层氮化硅的厚度等于所述沟槽的深度；五·将所述沟槽以外区域的氮化硅刻蚀掉；六.在硅片上淀积一层金属层并进行相应的刻蚀，形成法拉第盾；构成所述法拉第盾的金属层包括多晶硅部、漂移部、竖直部，竖直部在多晶硅栅右侧，竖直部上端同多晶硅部右端连通，竖直部下端同漂移部左端连通，多晶硅部的左端在多晶硅栅上方，漂移部位于所述沟槽的正上方，并且漂移部的宽度大于所述沟槽的宽度；七.进行后续工艺，形成RF LDMOS器件。本专利技术的RF LDMOS器件，其法拉第盾为单层金属层结构，单层金属层同N型漏端轻掺杂漂移区之间的介质层为由氧化硅与氮化硅组成的复合介电区，氮化硅靠近金属层， 氧化硅靠近N型漏端轻掺杂漂移区，单层金属层同多晶硅栅之间的介质层为单纯的氧化硅，由于氮化硅的相对介电常数约为二氧化硅的两倍，这样使得法拉第盾下方的电场更加均匀地分布，从而提高了器件的击穿电压BV。本专利技术的RF LDMOS器件，由于其法拉第盾为单层金属层结构，通过对单层金属层正下方区域的介质层进行调节，即可实现与两层金属层结构器件相同的高击穿电压，而且减少了器件制造过程中的金属淀积、刻蚀过程，器件制造工艺简单。附图说明为了更清楚地说明本专利技术的技术方案，下面对本专利技术所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是一种法拉第盾为普通单层金属层的RF LDMOS器件的结构示意 图2是一种法拉第盾为两层金属层的RF LDMOS器件的结构不意图3是一种法拉第盾为三层金属层的RF LDMOS器件的结构不意图4是本专利技术的RF LDMOS器件的结构一实施例示意图5是本专利技术的RF LDMOS器件的制造本文档来自技高网...

【技术保护点】
一种RF?LDMOS器件，在P外延的右部形成有一N型漏端轻掺杂漂移区，在N型漏端轻掺杂漂移区左侧的P外延上形成有栅氧，所述栅氧上方形成有多晶硅栅，所述多晶硅栅上方、侧面及所述N型漏端轻掺杂漂移区左部上方形成有介质层，所述介质层右部上方形成有法拉第盾，所述法拉第盾为单层金属层，该单层金属层包括多晶硅部、漂移部、竖直部，竖直部在多晶硅栅右侧，竖直部上端同多晶硅部右端连通，竖直部下端同漂移部左端连通，多晶硅部的左端在多晶硅栅上方，漂移部在N型漏端轻掺杂漂移区上方，其特征在于，该单层金属层的多晶硅部正下方的介质层为氧化硅，该单层金属层的漂移部正下方的介质层包括氧化硅、氮化硅，氮化硅区域的宽度小于所述漂移部的宽度，氮化硅区域的上部接该单层金属层的漂移部，下部及两侧为氧化硅。

【技术特征摘要】
1.一种RF LDMOS器件，在P外延的右部形成有一 N型漏端轻掺杂漂移区，在N型漏端轻掺杂漂移区左侧的P外延上形成有栅氧，所述栅氧上方形成有多晶硅栅，所述多晶硅栅上方、侧面及所述N型漏端轻掺杂漂移区左部上方形成有介质层，所述介质层右部上方形成有法拉第盾，所述法拉第盾为单层金属层，该单层金属层包括多晶硅部、漂移部、竖直部，竖直部在多晶硅栅右侧，竖直部上端同多晶硅部右端连通，竖直部下端同漂移部左端连通，多晶硅部的左端在多晶硅栅上方，漂移部在N型漏端轻掺杂漂移区上方，其特征在于， 该单层金属层的多晶硅部正下方的介质层为氧化硅，该单层金属层的漂移部正下方的介质层包括氧化硅、氮化硅，氮化硅区域的宽度小于所述漂移部的宽度，氮化硅区域的上部接该单层金属层的漂移部，下部及两侧为氧化硅。2.根据权利要求1所述的RFLDMOS器件，其特征在于， 氮化硅区域的厚度为1000 3000埃。3.根据权利要求1所述的RFLDMOS器件，其特征在于， 氮化娃区域的宽度为O 1. 3um。4.根据权利要求1所述的RFLDMOS器件，其特征在于， 在P外延的左部形成有一 P阱，所述P阱与所述N型漏端轻掺杂漂移区不接触； 所述P阱的上部形成有一 N型源端重掺杂区； 所述N型漏端轻掺杂漂移区的右部形成有一 N型漏端重掺杂区； 所述N型漏端重掺杂区、N型源端重掺杂区的N型杂质浓度，大于N型漏端轻掺杂漂移区的N型杂质浓度； 所述N型源端重掺杂区右侧的P阱上方，及所述P阱与所述N型漏端轻掺杂漂移区之间的P外延上方，形成有所述栅氧。5.一种权利要求1所述的RF LDMOS器件的制造方法，其特征在于，包括以下步骤 一.形成栅氧、...

【专利技术属性】
技术研发人员：李娟娟，慈朋亮，钱文生，韩峰，董金珠，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：