半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法。一种提供紧凑性以及增大的漏极耐压的半导体器件。该半导体器件包括：栅电极；源电极，其与栅电极隔开；漏电极，在平面图中，其相对于栅电极与源电极相对地定位，并且与栅电极隔开；至少一个场板电极，在平面图中，其位于栅电极和漏电极之间，通过绝缘膜设置在半导体衬底上方，并且与栅电极、源电极和漏电极隔开；以及至少一个场板接触，其设置在绝缘膜中，将场板电极耦合到半导体衬底。在平面图中，场板电极从场板接触至少向着源电极或向着漏电极延伸。

【技术实现步骤摘要】

本专利技术涉及半导体器件以及制造半导体器件的方法。
技术介绍
在诸如水平功率MISFET的半导体元件的领域中，需要增大漏极耐压。根据当在关断栅极电压的情况下连续向漏电极施加额定电压时，在半导体元件中是否出现特性变化或击穿现象来评价漏极耐压。当向漏电极施加电压时在半导体元件中出现的特性变化或击穿现象是由于施加漏极电压而造成半导体元件中的电场集中引起的。这种电场集中容易出现在栅电极的漏极侧端部下方。例如，通过使用场板电极，可以减少由于施加漏极电压而在半导体元件中出现的电场集中。如下所述的与具有场板电极的半导体器件相关的众多技术是已知的。日本未审查专利公开No. 2011-71307和No. 2004-200248公开了栅电极具有屋檐状的场板部分。日本未审查专利公开No. 2006-253654、平7( 1995)-321312和2008-263140公开了将位于栅电极和漏电极之间的场板电极与源电极耦合。日本未审查专利公开No. 2004-214471公开了独立于栅电极控制位于栅电极和漏电极之间的电场控制电极。
技术实现思路
根据日本未审查专利公开No. 2004-200248,No. 2006-253654、平 7 (1995)-321312和2008-263140，场板电极与源电极或栅电极耦合。在这种情况下，场板电极具有与源电极或栅电极相同的电势。为此，难以为了减少电场集中而使场板电极的电势最佳。根据日本未审查专利公开No. 2004-214471，场板电极的电势与栅电极或源电极独立地受外部电源控制。在这种情况下，需要用焊盘等将场板电极耦合到外部电源。这样造成半导体器件的面积增大。根据本专利技术的一个方面，提供了一种半导体器件，该半导体器件包括半导体衬底；栅电极，其设置在半导体衬底上方；源电极，其设置在半导体衬底上方并且与栅电极隔开；漏电极，在平面图中，该漏电极相对于栅电极与源电极相对地定位，该漏电极设置在半导体衬底上方并且与栅电极隔开；至少一个场板电极，在平面图中，其位于栅电极和漏电极之间，通过绝缘膜设置在半导体衬底上方，并且与栅电极、源电极和漏电极隔开；以及至少一个场板接触，其设置在绝缘膜中，将场板电极耦合到半导体衬底。在平面图中，场板电极从场板接触至少向着源电极或向着漏电极延伸。根据本专利技术的以上方面，半导体器件具有场板电极，该场板电极位于栅电极和漏电极之间并且通过场板接触耦合到半导体衬底。场板电极从场板接触至少向着源电极或者向着漏电极延伸。由于这种结构，可以根据场板接触的位置控制场板电极的电势。因此，通过赋予场板电极足够的电势，可以有效减少半导体衬底中的电场集中。另外，场板电极耦合到半导体衬底。这意味着，可以在没有外部电源的情况下，为场板电极赋予电势。因此，半导体器件可以是紧凑的。从而，根据本专利技术，半导体器件可以是紧凑的并且提供增大的漏极耐压。根据本专利技术的另一个方面，提供了一种制造半导体器件的方法，方法包括以下步骤在半导体衬底上形成绝缘膜；以及在绝缘膜上形成位于栅电极两侧的源电极和漏电极以及栅电极和漏电极之间的场板电极，并且在绝缘膜中形成场板接触，以将场板电极耦合到半导体衬底。在形成场板电极的步骤中，在平面图中，将场板电极形成为从场板接触至少向着源电极或者向着漏电极延伸。根据本专利技术，半导体器件可以是紧凑的并且提供增大的漏极耐压。 附图说明图1是根据本专利技术的第一实施例的半导体器件的截面图；图2是示出图1所示半导体器件的实例的平面图；图3是示出图1所示半导体器件的实例的平面图；图4A和图4B是示出在向图1所示半导体器件的漏电极施加电压的情况下的电势分布和电场分布的曲线图，其中，图4A示出电势分布并且图4B示出电场分布；图5是示出图1所示半导体器件的第一变型的截面图；图6是示出图1所示半导体器件的第二变型的截面图；图7是示出图1所示半导体器件的第三变型的截面图；图8A和图8B是示出制造图1所示半导体器件的方法的截面图，其中，图8A示出半导体衬底并且图8B示出绝缘膜和导电膜的形成；图9A和图9B是示出制造图1所示半导体器件的方法的截面图，其中，图9A示出接触孔的形成并且图9B示出包括在接触孔中形成接触的过程；图10是示出根据本专利技术的第二实施例的半导体器件的截面图；图1lA和图1lB是示出制造图10所示半导体器件的方法的截面图，其中，图1lA示出源区、漏区和LDD区的形成并且图1lB示出绝缘膜和导电膜的形成；图12A和图12B是示出制造图10所示半导体器件的方法的截面图，其中，图12A示出接触孔的形成并且图12B示出形成电极的过程；图13是示出根据本专利技术的第三实施例的半导体器件的截面图；图14A和图14B是示出制造图13所示半导体器件的方法的截面图，其中，图14A示出半导体衬底并且图14B示出绝缘膜和导电膜的形成；图15A和图15B是示出制造图13所示半导体器件的方法的截面图，其中，图15A示出包括形成栅电极的过程并且图15B示出包括形成接触孔的过程；图16是示出根据本专利技术的第四实施例的半导体器件的截面图；图17A和图17B是示出制造图16所示半导体器件的方法的截面图，其中，图17A示出漏区、源区和LDD区的形成并且图17B示出绝缘膜和导电膜的形成；图18A和图18B是示出制造图16所示半导体器件的方法的截面图，其中，图18A示出包括形成栅电极的过程并且图18B示出形成漏电极、源电极和场板电极的过程；图19是示出根据本专利技术的第五实施例的半导体器件的截面图；图20A和图20B是示出制造图19所示半导体器件的方法的截面图，其中，图20A示出绝缘膜和导电膜的形成并且图20B示出栅电极的形成；图21A和图21B是示出制造图19所示半导体器件的方法的截面图，其中，图21A示出LDD区的形成并且图21B示出漏区和源区的形成；以及图22A和图22B是示出制造图19所示半导体器件的方法的截面图，其中，图22A示出层间绝缘膜的形成并且图22B示出形成漏电极、 源电极和场板电极的过程。具体实施例方式接着，将参照附图描述本专利技术的优选实施例。在附图中，用相似的附图标记表示相似的元件，并且不再重复这类元件的描述。图1是根据本专利技术的第一实施例的半导体器件100的截面图。半导体器件100包括半导体衬底10、栅电极20、源电极24、漏电极22、至少一个场板电极30和至少一个场板接触40。这个实施例中的半导体器件100包括例如高电子迁移率晶体管(HEMT)。栅电极20布置在半导体衬底10上方。源电极24布置在半导体衬底10上方。源电极24与栅电极20隔开。在平面图中，漏电极22相对于栅电极20与源电极24相对地定位。漏电极22布置在半导体衬底10上方。漏电极22与栅电极20隔开。在平面图中，场板电极30位于栅电极20和漏电极22之间。另外，场板电极30穿过绝缘膜26位于半导体衬底10上方。场板电极30与栅电极20、源电极24和漏电极22隔开。场板接触40布置在绝缘膜26中。场板接触40将场板电极30耦合到半导体衬底10。在平面图中，场板电极30从场板接触40至少向着源电极24或者向着漏电极22延伸。接着，将详细描述半导体器件100的结构。如图1中所示，绝缘膜26以覆盖半导体衬底10的一个表面的方式布置。绝缘膜26布置在栅电极20下方。绝本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；栅电极，所述栅电极设置在所述半导体衬底上方；源电极，所述源电极设置在所述半导体衬底上方并且与所述栅电极隔开；漏电极，在平面图中，相对于所述栅电极，所述漏电极与所述源电极相对地定位，所述漏电极设置在所述半导体衬底上方并且与所述栅电极隔开；至少一个场板电极，在平面图中，所述场板电极位于所述栅电极和所述漏电极之间，所述场板电极通过绝缘膜设置在所述半导体衬底上方，并且与所述栅电极、所述源电极和所述漏电极隔开；以及至少一个场板接触，所述场板接触设置在所述绝缘膜中，将所述场板电极耦合到所述半导体衬底，在平面图中，所述场板电极从所述场板接触至少向着所述源电极或向着所述漏电极延伸。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：田中圣康，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：