半导体器件、半导体器件制造方法及电子装置制造方法及图纸

本发明专利技术公开了半导体器件、半导体器件制造方法及电子装置。所述半导体器件包括第一基板和第二基板。所述第一基板包括第一电极以及第一绝缘膜，所述第一绝缘膜由针对所述第一电极的防扩散材料构成并覆盖所述第一电极的周边。所述第一电极与所述第一绝缘膜互相配合而构成结合表面。所述第二基板结合至所述第一基板并设置于所述第一基板上，且所述第二基板包括第二电极以及第二绝缘膜，所述第二电极接合至所述第一电极，所述第二绝缘膜由针对所述第二电极的防扩散材料构成并覆盖所述第二电极的周边。所述第二电极与所述第二绝缘膜互相配合而构成与所述第一基板相结合的结合表面。本发明专利技术能够确保电极的结合强度，同时能够防止电极材料的扩散。

【技术实现步骤摘要】
半导体器件、半导体器件制造方法及电子装置
本专利技术涉及半导体器件、用于制造该半导体器件的方法以及包括该半导体器件的电子装置，在所述半导体器件中，多个基板相互结合以实现各电极或各布线之间的接合。
技术介绍
曾经开发了且例如在日本专利公开公报第2000-299379号中揭露了一种用于使两个晶片或基板相互结合以使形成于各半导体基板上的接合电极相互接合的技术。此外，作为用于实现半导体器件的更高集成度的结构之一，已提出了这样的三维结构：该结构中，上面形成有元件及布线的两个基板被层叠在一起并相互结合。当想要制造如上所述的此种三维结构的半导体器件时，首先准备上面均形成有元件的两个基板，并将接合用电极（即结合用板（bondingpad））引出至这两个基板的结合表面侧。随后，例如，运用被称为镶嵌技术（damascenetechnique）的埋入式布线技术来形成结合表面，所述结合表面被构造成使由铜（Cu）制成的接合用电极被绝缘膜围绕。此后，上述两个基板被设置成使它们的结合表面相互面对，然后被层叠成使设置于它们的结合表面上的电极相互对应，并在此状态下执行热处理。由此，实现上述两个基板的结合，且使两个基板的电极接合于一起。关于上述制造方法，参照例如日本专利公开公报第2006-191081号（在下文中被称为专利文献1）。例如，以如下方式通过通常的埋入式布线技术来实现电极的形成。首先，在覆盖基板表面的绝缘膜上形成沟槽图案，然后，在上述绝缘膜上以覆盖上述沟槽图案的内壁的状态形成针对于铜（Cu）具有障壁性能的导电性基底层或障壁金属层。然后，在上述障壁金属层上以填满上述沟槽图案的状态形成用铜（Cu）制成的电极膜，随后研磨该电极膜直至上述障壁金属层露出。此外，研磨上述障壁金属层及上述电极膜直至上述绝缘膜露出。因此，形成了如下的埋入式电极：其中，电极膜埋入至在绝缘膜中形成的沟槽图案中，且障壁金属层夹置于该电极膜与该绝缘膜之间。利用上述埋入式布线技术，对电极膜的研磨可在将电极膜研磨得直至障壁金属层露出的时刻自动停止。然而，在随后执行的对电极膜及障壁金属层的研磨过程中，对电极膜的研磨无法在绝缘膜露出的时刻自动停止。因此，在研磨表面中，易于出现碟化缺陷（dishing）或侵蚀缺陷（erosion），该碟化缺陷是指沟槽图案中的电极膜被过度地研磨的情形，该侵蚀缺陷是指取决于电极布局而定、沟槽图案中的电极膜被过度地研磨的情形，因而难以获得平坦化的研磨表面。因此，采用如下方法：该方法中，在形成电极膜之前，将绝缘膜上的障壁金属层移除，使得障壁金属层仅保留于沟槽图案的内表面上，随后在剩余的障壁金属层上形成电极膜，并然后对该电极膜进行研磨。该方法揭露于例如日本专利公开公报第2000-12540号（在下文中被称为专利文献2）中。顺便一提，关于通过如上所述的此种结合而获得的三维结构的半导体器件，对其结构的要求是：能够确保两个基板间的结合强度及电极之间的接合强度，同时防止电极材料扩散至绝缘膜中。然而，在专利文献1中所揭露的半导体器件制造方法未能防止电极材料扩散至绝缘膜中。在另一方面，利用专利文献2中所揭露的埋入式布线技术，由于为电极膜设置有障壁金属层或基底层，因此可防止电极材料扩散至绝缘膜中。然而，此种埋入式布线技术未考虑到基板间的结合，且障壁金属层被置于如下状态：该障壁金属层与电极及绝缘膜一起从通过研磨而获得的平坦化表面露出。因此，难以确保该平坦化表面的全部区域上都有足够的结合强度。
技术实现思路
因此，期望提供这样一种三维结构的半导体器件：其中，在通过使两个基板相互结合而实现电极之间的相互接合的结构中，能够确保结合强度，同时防止电极材料扩散至绝缘材料中，因此实现了可靠性的增强。还期望提供用于制造如上所述的此种半导体器件的方法以及包括此种半导体器件的电子装置。根据本专利技术的第一实施方案，提供一种半导体器件，其包括第一基板和第二基板。所述第一基板包括：第一电极；以及第一绝缘膜，所述第一绝缘膜由针对所述第一电极的防扩散材料构成并覆盖所述第一电极的周边。所述第一电极与所述第一绝缘膜互相配合而构成结合表面。所述第二基板结合至所述第一基板并设置于所述第一基板上，且所述第二基板包括：第二电极，所述第二电极接合至所述第一电极；以及第二绝缘膜，所述第二绝缘膜由针对所述第二电极的防扩散材料构成并覆盖所述第二电极的周边。并且，所述第二电极与所述第二绝缘膜互相配合而构成与所述第一基板相结合的结合表面。根据本专利技术的第一实施方案，可通过一种半导体器件制造方法来制造上述半导体器件，所述方法包括如下步骤：在两个基板中的每一者上均形成由针对电极材料的防扩散材料构成的绝缘膜，并在所述绝缘膜上形成沟槽图案；在所述两个基板中的每一者上的所述绝缘膜上形成电极膜，所述电极膜以如下状态由所述电极材料构成：所述电极膜填满形成于所述绝缘膜上的所述沟槽图案；研磨所述两个基板中的每一者上的所述电极膜，直至所述绝缘膜露出，由此以所述电极膜埋入至所述沟槽图案中的方式形成了电极的图案；以及使每一者上均形成有所述电极的所述两个基板结合起来，且处于让所述两个基板的所述电极接合于一起的状态。利用上述半导体器件及上述制造方法，在通过两个基板的结合来实现电极之间的互相接合的结构中，能够确保结合强度，同时防止电极材料的扩散。因此，上述三维结构的半导体器件能够实现可靠性的增强。根据本专利技术的第二实施方案，提供一种半导体器件，其包括：第一基板，所述第一基板具有结合表面，第一电极及第一绝缘膜从所述第一基板的所述结合表面露出；绝缘薄膜，所述绝缘薄膜被构造成覆盖所述第一基板的所述结合表面；以及第二基板，所述第二基板具有结合表面，第二电极及第二绝缘膜从所述第二基板的所述结合表面露出。所述第二基板以如下状态结合至所述第一基板：所述绝缘薄膜夹置于所述第二基板的所述结合表面与所述第一基板的所述结合表面之间，且所述第一电极与所述第二电极夹着所述绝缘薄膜而被相互电连接。根据本专利技术的第二实施方案，可通过一种半导体器件制造方法来制造上述半导体器件，所述方法包括如下步骤：准备分别具有结合表面的两个基板，电极及绝缘膜从所述两个基板的所述结合表面露出；形成绝缘薄膜，且所述绝缘薄膜处于覆盖所述两个基板中的至少一者的所述结合表面的状态；以及将所述两个基板设置成使所述两个基板的所述结合表面以夹着所述绝缘薄膜的方式相互面对，将所述两个基板定位成处于让所述两个基板的所述电极夹着所述绝缘薄膜而被相互电连接的状态，并在所述定位状态中将所述两个基板结合起来。在本专利技术的半导体器件（电子装置）及其制造方法中，第二金属膜的与第一金属膜相接合的接合侧表面的面积被制作成小于第一金属膜的接合侧表面的面积。此外，在第一金属膜的位于接合界面侧的表面区域的一部分（这一部分包括其中第一金属膜未接合至第二金属膜的表面区域）中设置有界面障壁膜。利用上述结构，可进一步抑制在接合界面处的电性特性的劣化，由此进一步为接合界面提供更高的可靠性。根据本专利技术的第三实施方案，提供一种半导体器件，其包括：第一半导体部，在所述第一半导体部的位于接合界面侧的表面上形成有第一金属膜；第二半导体部，所述第二半导体部具有第二金属膜，所述第二金属膜在所述接合界面处接合至所述第一金属膜，所述第二金属膜在所述接合界面侧的表面积小本文档来自技高网...

【技术保护点】
一种半导体器件，其包括第一基板和第二基板，所述第一基板包括：第一电极；以及第一绝缘膜，所述第一绝缘膜由针对所述第一电极的防扩散材料构成并覆盖所述第一电极的周边，所述第一电极与所述第一绝缘膜互相配合而构成结合表面，所述第二基板结合至所述第一基板并设置于所述第一基板上，且所述第二基板包括：第二电极，所述第二电极接合至所述第一电极；以及第二绝缘膜，所述第二绝缘膜由针对所述第二电极的防扩散材料构成并覆盖所述第二电极的周边，并且，所述第二电极与所述第二绝缘膜互相配合而构成与所述第一基板相结合的结合表面。

【技术特征摘要】
2011.07.05 JP 2011-148883;2011.08.01 JP 2011-16801.一种半导体器件，其包括第一基板和第二基板，所述第一基板包括：第一电极；以及第一绝缘膜，所述第一绝缘膜包括第一层间绝缘膜和第一防扩散绝缘膜，所述第一防扩散绝缘膜由针对所述第一电极的防扩散材料构成并围绕所述第一电极的周边，所述第一电极与所述第一防扩散绝缘膜互相配合而构成结合表面，所述第二基板结合至所述第一基板并设置于所述第一基板上，且所述第二基板包括：第二电极，所述第二电极接合至所述第一电极；以及第二绝缘膜，所述第二绝缘膜包括第二层间绝缘膜和第二防扩散绝缘膜，所述第二防扩散绝缘膜由针对所述第二电极的防扩散材料构成并围绕所述第二电极的周边，并且，所述第二电极与所述第二防扩散绝缘膜互相配合而构成与所述第一基板相结合的结合表面，所述第一基板的所述结合表面仅由所述第一电极和所述第一防扩散绝缘膜构成，并且，所述第二基板的所述结合表面仅由所述第二电极和所述第二防扩散绝缘膜构成。2.根据权利要求1所述的半导体器件，其特征在于，所述第一电极及所述第二电极中的每一者均由单个材料层构成。3.根据权利要求1所述的半导体器件，其特征在于，所述第一基板的所述结合表面及所述第二基板的所述结合表面中的每一者均被构造成平坦化表面。4.根据权利要求1所述的半导体器件，其特征在于，所述第一电极被埋入至形成于所述第一层间绝缘膜上的沟槽图案中，并且，所述第二电极被埋入至形成于所述第二层间绝缘膜上的沟槽图案中。5.根据权利要求1所述的半导体器件，其特征在于，所述第一防扩散绝缘膜由针对所述第二电极及所述第一电极的构成材料的防扩散材料构成，并且，所述第二防扩散绝缘膜由针对所述第一电极及所述第二电极的构成材料的防扩散材料构成。6.根据权利要求1所述的半导体器件，其特征在于，所述第一电极及所述第二电极由相同的材料构成。7.根据权利要求1所述的半导体器件，其特征在于，所述第一防扩散绝缘膜及所述第二防扩散绝缘膜由相同材料构成。8.一种半导体器件制造方法，其包括如下步骤：在两个基板中的每一者上均形成包括层间绝缘膜和防扩散绝缘膜的绝缘膜，所述防扩散绝缘膜由针对电极材料的防扩散材料构成，并在所述层间绝缘膜上形成沟槽图案；在所述两个基板中的每一者上的所述绝缘膜上形成电极膜，所述电极膜以如下状态由所述电极材料构成：所述电极膜填满形成于所述层间绝缘膜上的所述沟槽图案；研磨所述两个基板中的每一者上的所述电极膜，直至所述防扩散绝缘膜露出，由此以所述电极膜埋入至所述沟槽图案中的方式形成了电极的图案；以及使每一者上均形成有所述电极的所述两个基板结合起来，且处于让所述两个基板上的所述电极接合于一起的状态，所述两个基板中的每一者的结合表面仅由所述电极和所述防扩散绝缘膜构成。9.根据权利要求8所述的半导体器件制造方法，其特征在于，当形成所述电极的所述图案时，执行化学机械研磨处理，在此研磨处理中使用所述防扩散绝缘膜作为停止层。10.根据权利要求8所述的半导体器件制造方法，其特征在于，当形成所述电极的所述图案时，从通过对所述电极膜的所述研磨处理使所述防扩散绝缘膜在周围露出的所述电极膜部分开始，依序执行会自动停止所述研磨处理的化学机械研磨处理。11.一种半导体器件，其包括：第一基板，所述第一基板具有结合表面，第一电极及第一绝缘膜从所述第一基板的所述结合表面露出；绝缘薄膜，所述绝缘薄膜被构造成覆盖所述第一基板的所述结合表面；以及第二基板，所述第二基板具有结合表面，第二电极及第二绝缘膜从所述第二基板的所述结合表面露出，并且所述第二基板以如下状态结合至所述第一基板：所述绝缘薄膜夹置于所述第二基板的所述结合表面与所述第一基板的所述结合表面之间，且所述第一电极与所述第二电极夹着所述绝缘薄膜而被相互电连接。12.根据权利要求11所述的半导体器件，其特征在于，所述绝缘薄膜为氧化物膜。13.根据权利要求11所述的半导体器件，其特征在于，所述绝缘薄膜为氮化物膜。14.根据权利要求11所述的半导体器件，其特征在于，所述绝缘薄膜具有层叠结构。15.根据权利要求11所述的半导体器件，其特征在于，所述绝缘薄膜被设置成处于如下状态：所述绝缘薄膜覆盖所述第一基板的所述结合表面及所述第二基板的所述结合表面中的每一者的全部区域。16.根据权利要求11至15中任一项所述的半导体器件，其特征在于，所述第一基板的所述结合表面及所述第二基板的所述结合表面均为平坦化表面。17.一种半导体器件制造方法，其包括如下步骤：准备分别具有结合表面的两个基板，电极及绝缘膜从所述两个基板的所述结合表面露出；形成绝缘薄膜，且所述绝缘薄膜处于覆盖所述两个基板中的至少一者的所述结合表面的状态；以及将所述两个基板设置成使所述两个基板的所述结合表面以夹着所述绝缘薄膜的方式相互面对，将所述两个基板定位成处于让所述两个基板的所述电极夹着所述绝缘薄膜而相互电连接的状态，并在所述定位状态下将所述两个基板结合起来。18.根据权利要求17所述的半导体器件制造方法，其特征在于，在所述两个基板二者上都形成所述绝缘薄膜。19.根据权利要求17所述的半导体器件制造方法，其特征在于，在所述两个基板二者上都形成由相同材料制成的所述绝缘薄膜。20.根据权利要求17所述的半导体器件制造方法，其特征在于，所述绝缘薄膜是通过原子层沉积法来形成的。21.根据权利要求17至20中任一项所述的半导体器件制造方法，其特征在于，所述两个基板的所述结合表面都是通过平坦化处理来形成的。22.一种半导体器件，其包括：第一半导体部，在所述第一半导体部的位于接合界面侧的表面上形成有第一金属膜；第二半导体部，所述第二半导体部具有第二金属膜，所述第二金属膜在所述接合界面处接合至所述第一金属膜，所述第二金属膜在所述接合界面侧的表面积小于所述第一金属膜在所述接合界面侧的表面积，且所述第二半导体部被设置成处于让所述第二半导体部在所述接合界面处结合至所述第一半导体部的状态；以及界面障壁部，所述界面障壁部设置于所述第一金属膜的位于所述接合界面侧的表面区域的一部分中，在所述一部分所包含的表面区域中所述第一金属膜未接合至所述第二金属膜。23.根据权利要求22所述的半导体器件，其特征在于，所述第二半导体部具有界面障壁膜，所述第二半导体部的所述界面障壁膜设置于所述第一金属膜的位于所述接合界面侧的所述表面区域的所述一部分中，在所述一部分所包含的表面区域中所述第一金属膜未接合至所述第二金属膜。24.根据权利要求23所述的半导体器件，其特征在于，所...

【专利技术属性】
技术研发人员：香川恵永，青柳健一，萩本贤哉，藤井宣年，
申请(专利权)人：索尼公司，
类型：发明
国别省市：