本发明专利技术提供了一种设置在半导体衬底中的半导体功率器件，并且具有一个有源元件区和一个边缘终接区，其中边缘终接区包括一个用场拥挤衰减填充物填充的宽沟槽，以及一个掩埋在半导体衬底顶面下方的掩埋场板，并且所述的掩埋场板还在场拥挤场的顶部上方横向延伸，以便使峰值电场横向远离有源元件区。在一个特定实施例中，场拥挤衰减填充物包括填充在宽沟槽中的氧化硅。
【技术实现步骤摘要】
本专利技术主要是关于半导体功率器件。更确切的说，本专利技术是关于改善半导体功率器件的终接区的结构和方法，以便减少终接区所占的面积，同时保持高击穿电压。
技术介绍
进一步提高半导体功率器件在终接区的击穿电压的传统的制备工艺和器件结构，仍然存在终接区所占面积较大等困难。如今制备的半导体功率器件尺寸越来越小，这些困难正变得更加严峻。普遍调查显示，对于较小尺 寸的集成电路芯片来说；边缘终接约占总面积的20%。然而，芯片的尺寸越来越小(例如大约缩小了 10倍)，为了保持高击穿电压(例如600V左右)，边缘终接所占的百分比逐渐增大，可能会约占总面积的50%左右。由于端接区不用于电流传导，因此它是晶体管的“非有源”区。即使边缘端接所占的大面积，致使有用的有源元件区有些浪费，但是在克服这个难题方面仍然没有很显著的解决方案。图IA和IB所示的剖面图，表示一个带有平行面击穿电压的理想PN结，以及一个在垂直功率器件的边缘处未终接的PN结，以解释说明为何有必要改进边缘终接。图IA表示带有平行面雪崩击穿的理想PN结。这是对于轻掺杂N-型漂移区特定的掺杂等级和厚度来说，击穿电压可以达到的理论极限值。平行面边缘终接具有P本体区103以及轻掺杂的N漂移区107，作为平行面，一直延伸到重掺杂N-型衬底105的边缘。这种理想结构中的电势线将同平行线一样朝边缘延伸，因此不会有场拥挤效应，不会对击穿电压造成负面影响，从而获得了最大的击穿电压，例如闻达700伏左右。然而，如图IB所示，由于圆柱型结的形成造成场拥挤，反向偏置结真实的击穿电压在边缘处急剧降低。如图所示，耗尽区的形状为凸面，致使在结附近发生场拥挤。由于在P本体区102的边缘附近，电场的分布是拥挤的，因此这种边缘终接的柱型击穿电压(例如大约230伏左右)，远低于高压器件的要求(例如600伏)。为了缓解该问题，提出了许多边缘终接，它们在本行业中得到了广泛应用。其中一些包括图IC所示的浮动保护环90以及图ID所示的电场板92。这些技术通过扩散表面上的耗尽区，提高了击穿电压，从而降低了电场。然而，这些方法通常要求有很大的制备面积，使器件的晶片尺寸也随之增大。此外，这些技术容易产生来自于钝化薄膜和/或封装成型混料的表面电荷。因此，仍然需要在功率半导体器件设计和制备领域中，提出制备功率器件的新型器件结构和制备方法，以便在维持高击穿电压的同时，减小边缘终接所占的面积，以解决上述局限和难题。
技术实现思路
因此，本专利技术的一个方面在于，提出了一种新型、改良的边缘端接结构，以降低在器件边缘终接区中的电场拥挤效应，从而在实现高击穿电压的同时，减小边缘终接所占的面积，解决传统工艺中遇到的问题和困难。确切地说，本专利技术的一个方面在于，提出了一种新型、改良的边缘端接结构，这种结构可以有效地将峰值电场点移到在水平方向上远离P本体区的区域中，从而使硅中的电势线水平，降低了电场拥挤，并且不需要很大的终接区，就能显著提高击穿电压。本专利技术的另一个方面在于，提出了一种新型、改良的边缘端接结构，通过制备一个很宽的氧化物沟槽，带有掩埋的场板，沿氧化物沟槽顶部横向延伸，延伸到P本体区附近，使峰值电场远离P本体区，从而在减小边缘终接所需面积的同时，降低了场拥挤效应，提高了击穿电压。本专利技术的一个较佳实施例主要提出了一种设置在半导体衬底中的半导体功率器件，具有一个有源元件区以及一个边缘终接区，其中边缘终接区包括一个用场拥挤衰减填充物(Field-crowding reduction filler)填充的很宽的沟槽，以及一个掩埋场板,这个掩埋场板掩埋在半导体衬底顶面下方，并且在填充沟槽的顶部横向延伸，以便使峰值电场点在水平方向上远离有源元件区。在一个典型实施例中，场拥挤衰减填充物是由填充在宽沟槽中的氧化硅构成的。本专利技术提供一种设置在半导体衬底中，并且具有一个有源元件区和一个边缘终接 区的半导体器件，其中 边缘终接区包括一个用场拥挤衰减填充物填充的宽沟槽，在有源元件区和边缘终接区之间的柱型结附近；以及 一个掩埋场板，在边缘终接区中的半导体衬底的顶面下方，在宽沟槽中远离有源元件区横向延伸，使峰值电场横向远离有源元件区。上述的半导体功率器件，场拥挤衰减填充物是由填充在宽沟槽中的氧化硅构成的。上述的半导体功率器件，边缘终接区的宽度在10微米至60微米之间，所述的宽沟槽的宽度在5微米至50微米之间。上述的半导体功率器件，掩埋场板在半导体衬底的顶面下方，深度范围在I. 5微米至5微米之间。上述的半导体功率器件，掩埋场板在半导体衬底的顶面下方，并且在柱型结的本体区底面上的耗尽区上方。上述的半导体功率器件，掩埋场板在半导体衬底的顶面下方，并且在柱型结的本体区底面上的耗尽区下方。上述的半导体功率器件，场拥挤衰减填充物是由填充在宽沟槽中电绝缘的电介质材料构成的。上述的半导体功率器件，掩埋场板在边缘终接区中的半导体衬底的顶面下方，并且在宽沟槽的顶部横向延伸，从柱型结(以沿着远离柱型结的方向)延伸到5微米至30微米的横向距离处。上述的半导体功率器件，边缘终接区中的宽沟槽设置在有源元件区外边缘附近的本体区附近，掩埋场板还具有一个顶部，覆盖着本体区的一部分顶面，以及一个垂直部分，沿宽沟槽的内侧壁垂直向下延伸，以便连接到掩埋在宽沟槽中的掩埋场板。上述的半导体功率器件，还包括一个薄绝缘层，设置在本体区和掩埋场板的垂直部分之间，掩埋场板沿宽沟槽的内侧壁设置。上述的半导体功率器件，还包括金属氧化物半导体场效应晶体管(MOSFET)器件。上述的半导体功率器件，还包括绝缘栅晶体管(IGBT)器件。本专利技术提供一种用于在带有有源元件区和边缘终接区的半导体衬底中制备半导体功率器件的方法，包括以下步骤 在边缘终接区中打开宽沟槽，并用场拥挤衰减填充物填充宽沟槽，然后向下刻蚀场拥挤衰减填充物，到所述的宽沟槽的顶面下方；并且 沿所述的宽沟槽的侧壁制备一个掩埋的场板，并且覆盖所述的场拥挤衰减填充物的顶面，然后用场拥挤衰减填充物填充宽沟槽，从而将掩埋场板掩埋在沟槽顶面下方的宽沟槽中。上述的方法，用场拥挤衰减填充物填充宽沟槽的步骤包括用氧化硅填充宽沟槽。 上述的方法，在边缘终接区中打开宽沟槽的步骤，包括在宽度从10微米至60微米的边缘终接区中，打开宽度从5微米至50微米的宽沟槽。上述的方法，向下刻蚀场拥挤衰减填充物到所述的宽沟槽的顶面下方，还包括刻蚀场拥挤衰减填充物，到宽沟槽顶面以下的I. 5微米至5微米的深度。上述的方法，在边缘终接区中打开宽沟槽的方法，还包括在边缘终接区中打开多个窄沟槽，然后氧化窄沟槽之间的半导体衬底，作为场拥挤衰减填充物，随后通过设置场拥挤衰减填充物，填充窄沟槽。上述的方法，掩埋场板掩埋在半导体衬底的顶面下方，以及柱型结的P-本体区的底面上的耗尽区上方，向下刻蚀场拥挤衰减填充物到所述的宽沟槽顶面下方的步骤包括向下刻蚀场拥挤衰减填充物，到柱型结的本体区的底面的耗尽区上方的深度。上述的方法，掩埋场板在半导体衬底的顶面下方，以及柱型结的P-本体区的底面上的耗尽区下方，向下刻蚀场拥挤衰减填充物到所述的宽沟槽顶面下方的步骤，包括向下刻蚀场拥挤衰减填充物，到柱型结的本体区的底面的耗尽区下方的深度。上述的方法，在边缘终接区中打开宽沟槽，还包括在设置在有源元件区的外边缘附近的本本文档来自技高网...
【技术保护点】
一种设置在半导体衬底中，并且具有一个有源元件区和一个边缘终接区的半导体器件，其特征在于，其中：边缘终接区包括一个用场拥挤衰减填充物填充的宽沟槽，在有源元件区和边缘终接区之间的柱型结附近；以及一个掩埋场板，在边缘终接区中的半导体衬底的顶面下方，在宽沟槽中远离有源元件区横向延伸，使峰值电场横向远离有源元件区。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：马督儿·博德，雷燮光，安荷·叭剌，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。