沟槽式功率半导体元件及其制造方法技术

一种沟槽式功率半导体元件，具有一第一导电型的轻掺杂基板、至少二个沟槽、一栅极结构、一第二导电型的阱区、一第一导电型的第一掺杂区、至少二个沟槽底部重掺杂区、一接触窗与一导电结构，其中，沟槽位于所述轻掺杂基板上；并且，这些沟槽中包括至少一个栅极沟槽；栅极结构位于前述栅极沟槽内；阱区环绕栅极结构；第一掺杂区是位于所述阱区上方；沟槽底部重掺杂区形成于这些沟槽的底部，并且这个沟槽底部重掺杂区是互相连接；接触窗位于轻掺杂基板上，并与前述沟槽保持一预设距离；导电结构填入接触窗，以电性连接沟槽底部重掺杂区。本发明专利技术提出一种沟槽式功率半导体元件以及此沟槽式功率半导体元件的制造方法，简化了制造工艺，降低了制造成本。

【技术实现步骤摘要】

本专利技术涉及一种功率半导体元件及其制造方法，特别涉及一种。
技术介绍
平面型功率半导体元件(例如功率金氧半场效晶体管(MOSFET))将栅极设置于基板表面，其电流通道沿着平行基材表面的走向流动，会占据基板的面积，而导致相邻单元(cell)的间隔距离无法任意缩减。相较之下，沟槽式功率半导体元件将 栅极设置于沟槽内，使电流通道改为垂直走向，因而可以缩短单元间的间隔距离，提高集成度(integration)。图I为一典型沟槽式金氧半场效晶体管的剖面示意图。如图I所示，此沟槽式金氧半场效晶体管具有一 N型重掺杂基板10 (以N+示意為N型重掺杂)、一 N型轻掺杂外延层12(以N-示意為N型轻掺杂)、多个栅极沟槽14、多个栅极结构16、多个P型阱区17、多个源极掺杂区18与一层间介电层19。其中，N型轻掺杂外延层12位于N型重掺杂基板10上，栅极沟槽14位于N型轻掺杂外延层12中。栅极结构16位于栅极沟槽14内。P型阱区17位于N型轻掺杂外延层12的上部分，并且环绕栅极沟槽14。栅极结构16的周围包覆有一栅极介电层15，借以与P型阱区17及N型轻掺杂外延层12相区隔。源极掺杂区18位于P型本文档来自技高网...

【技术保护点】
一种沟槽式功率半导体元件，其特征在于，包括：一第一导电型的轻掺杂基板；至少二个沟槽，位于所述轻掺杂基板上，所述沟槽包括至少一个栅极沟槽；一栅极结构，位于所述栅极沟槽内；一第二导电型的阱区，环绕所述栅极结构；一第一导电型的第一掺杂区，位于所述阱区上方；至少二个沟槽底部重掺杂区，形成于所述沟槽底部，并且所述沟槽底部重掺杂区互相连接；一接触窗，位于所述轻掺杂基板上，并与所述沟槽保持一预设距离；以及一导电结构，填入所述接触窗以电性连接所述沟槽底部重掺杂区。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡依芸，张渊舜，涂高维，
申请(专利权)人：科轩微电子股份有限公司，
类型：发明
国别省市：