一种快恢复二极管及其制造方法技术

本发明专利技术涉及一种快恢复二极管器件，还涉及一种快恢复二极管器件的制造方法；本发明专利技术将沟槽结构加入到传统侵入PN结的肖特基势垒的整流器(MPS)结构中，本发明专利技术的一种快恢复二极管器件与传统MPS器件相比具有更低正向压降和更高的电流密度。

【技术实现步骤摘要】

本专利技术主要涉及到一种快恢复ニ极管器件的结构和制作エ艺，尤其涉及ー种新型的具有低正向压降的沟槽结构侵入PN结的肖特基快恢复ニ极管器件的结构和制作エ艺。
技术介绍
具有沟槽结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通压降或不断提高电流密度的要求成为器件发展的重要趋势。结势垒型肖特基整流器的专利技术人B J Baliga提出了ー种侵入PN结的肖特基势垒整流器(MPS)，如图I所示，器件的表面含有多个P型导电材料区103，在P型导电材料区之间半导体材料表面为肖特基势垒结104。当器件加反向偏压时，多个P型导电材料区103产生的耗尽层在肖特基势垒结4下发生交叠，从而减缓了肖特基势垒结4区域电场强度随反 向偏压增加而增加的趋势。其制造方法包括如下步骤第一歩，准备高浓度杂质掺杂的N型衬底层101上具有轻浓度杂质掺杂的N型漂移层102的硅片；第二步，进行热处理，在硅片表面生长氧化层105 ;第三步，进行一次光刻腐蚀，在硅片表面去除多个区域的氧化层;第四步，在多个裸露硅区域进行硼扩散，从而形成P型导电材料区103、保护环106和分压环107 ;第五歩，二次光刻腐蚀，去除表面器件边缘氧化层105，进行磷扩散，形成终止环108 ；第六步，三次光刻腐蚀，去除表面部分氧化层105 ;第七步；淀积势垒金属，进行烧结エ艺，在裸露的硅表面的N型区域形成肖特基势垒结，在裸露的硅表面P型区域形成欧姆接触，腐蚀去除势垒金属；第八步，表面淀积正面电极金属110 ;第九歩，四次光刻腐蚀，去除器件表面边缘金属；第十步，进行背面金属化工艺，形成背面电极金属111，作为器件的背面电极。传统的MPS器件肖特基势垒区侵入了多个圆形的P型导电材料区，肖特基面积和P型导电材料区面积相互限制，如果增加P型导电材料区之间的距离，提高了肖特基的面积占整个器件的面积百分比，可以降低器件小电流密度下的正向压降，同时引起大电流密度下的正向压降升高、反向击穿电压的降低和反向漏电流的増大，影响了器件的正反向导通特性。
技术实现思路
本专利技术针对上述问题提出，提供ー种新型的具有低正向压降的快恢复ニ极管器件。一种快恢复ニ极管器件，包括衬底层，为第一导电类型半导体材料；漂移层，位于衬底层之上，为第一导电类型半导体材料；多个沟槽，位于漂移层表面；绝缘介质，位于沟槽与沟槽之间的半导体材料上表面和器件边缘表面；第一 P型区，为第二导电类型半导体材料，被设置在临靠沟槽侧壁和绝缘介质的漂移层中；第二 P型区，为第二导电类型半导体材料，被设置在临靠沟槽底部的漂移层中；肖特基势垒层，位于沟槽侧壁的第一导电类型半导体材料表面；分压环装置，为ー个或多个沟槽，且临靠沟槽的半导体材料被设置为第二导电类型半导体材料，位于如上所述的半导体装置周围。一种快恢复ニ极管器件的制造方法，其特征在于包括如下步骤I)在具有衬底层的漂移层表面形成绝缘介质；2)通过光刻腐蚀エ艺，去除待形成第二导电类型半导体材料区表面的绝缘介质；3)在裸露的漂移层表面进行第二导电类型杂质扩散；4)通过光刻腐蚀エ艺，去除待形成沟槽表面的绝缘介质，进行刻蚀半导体材料形成沟槽；5)注入第二导电类型杂质，进行热处理；6)通过光刻腐蚀エ艺，去除器件边缘绝缘介质，进行第一导电类型杂质扩散；7)去除沟槽内壁和器件边缘绝缘介质； 8)在沟槽内壁形成金属，低温热处理；9)在器件上表面形成金属，通过光刻腐蚀エ艺，去除上表面部分金属；10)通过背面金属化工艺，在器件衬底层底部形成金属。本专利技术的快恢复ニ极管器件，具有沟槽结构，将肖特基势垒层设置在沟槽的侧壁，与传统的MPS器件相比，提高了器件的肖特基面积，从而降低了器件的小电流密度下的导通压降；同时，引入了两个P型区，分别位于沟槽的底部和沟槽间的半导体材料上部，传统的MPS器件相比，提高了器件的P型区面积，加强了器件的电导调制效应，从而降低了器件的大电流密度下的导通压降，提高了器件的导通电流密度。因本专利技术的快恢复ニ极管器件将肖特基势垒层设置在沟槽的侧壁，同时沟槽底部含有P型区，此种结构与传统的MPS器件相比，当器件加反向偏压时，极大的减缓了肖特基势垒结附近电场强度随反向电压的升高而升高趋势的趋势，降低了肖特基镜像力的效应，从而提高了器件的反向击穿压降和降低了器件的反向漏电流。本专利技术的快恢复ニ极管器件的分压环结构，是在器件中心元胞形成的同时而形成；采用比器件中心元胞沟槽宽度更窄的槽宽，从而在腐蚀沟槽时，沟槽的深度比器件中心元胞沟槽的深度要浅，因此两次P型杂质形成的P型导电材料区相连，最終形成由完全被P型导电材料包裹的沟槽构成成的分压环结构。附图说明图I为传统侵入PN结的肖特基势垒的整流器的剖面示意图；图2为本专利技术一种快恢复ニ极管的剖面示意图；图3为本专利技术一种快恢复ニ极管一种实施方式第三步的剖面示意图；图4为本专利技术一种快恢复ニ极管一种实施方式第四步的剖面示意图；图5为本专利技术一种快恢复ニ极管一种实施方式第五步的剖面示意图；图6为本专利技术一种快恢复ニ极管一种实施方式第七步的剖面示意图；图7为本专利技术一种快恢复ニ极管一种实施方式第八步的剖面示意图；附图标记说明图I标记如下101、衬底层；102、漂移层；103、P型导电材料区；104、肖特基势垒结；105、氧化层；106、保护环；107、分压环；108、终止环；110、正面电极金属；111、背面电极金属。图2到图7标记如下I、衬底层；2、漂移层；3、第一 P型区；4、第二 P型区；5、肖特基势垒层；6、氧化层；7、分压环；8、终止环；10、正面电极金属；11、背面电极金属。具体实施例方式实施例图2为本专利技术的一种快恢复ニ极管的剖面示意图，其中包括N型导电半导体硅材料衬底层I，为重掺杂的N导电类型硅半导体材料，磷掺杂浓度为lE19cnT3 ;在N型导电半导体硅材料衬底层I上表面为N型导电半导体硅材料漂移层2，磷掺杂浓度为2E14cm_3，，厚度为60 ii m ;第一 P型区3,位于沟槽间的上部,为P型导电半导体娃材料,结深为I. 5 ii m ;第ニ P型区4，位于沟槽底部，为P型导电半导体硅材料，结深为I U m ;肖特基势垒结5，位于沟槽侧壁，沟槽深度为4 ii m宽度为2 ii m,肖特基势鱼结长度为2 y m ;氧化层6,位于半导体材料表面；分压环7，为P型导电半导体硅材料包裹沟槽构成，沟槽的宽度为Iiim;终止环8，位于器件的边缘，为高浓度磷杂质掺杂的N型导电半导体娃材料；正面电极金属10和背面电极金属11位于器件的正背面，为器件引出电极。其制作エ艺包括如下步骤第一歩，在具有衬底层I的漂移层2的N型硅片表面热处理形成绝缘介质氧化层6 ；第二步，通过一次光刻腐蚀エ艺，去除待形成P型区表面的绝缘介质氧化层6 ；第三步，在裸露的漂移层表面进行硼注入退火，形成第一 P型区3和分压环7，如图3所示；第四步，通过二次光刻腐蚀エ艺腐蚀去除待形成沟槽表面的氧化层6，进行干法刻蚀半导体材料形成沟槽，如图4所示，器件中心元胞沟槽深度为4 iim，器件中心元胞的窗ロ宽度为2 u m,因器件边缘的分压环7沟槽窗ロ较小，所以沟槽深度为2pm;第五步，注入硼杂质，进行热处理退火，在器件中心元胞沟槽底部形成第二 P型区4，在器件边缘沟槽底部形成分压环7，如图5本文档来自技高网...

【技术保护点】
一种快恢复二极管，其特征在于：包括：衬底层，为第一导电类型半导体材料；漂移层，位于衬底层之上，为第一导电类型半导体材料；多个沟槽，位于漂移层表面；绝缘介质，位于沟槽与沟槽之间的半导体材料上表面和器件边缘表面；第一P型区，为第二导电类型半导体材料，被设置在临靠沟槽侧壁和绝缘介质的漂移层中；第二P型区，为第二导电类型半导体材料，被设置在临靠沟槽底部的漂移层中；肖特基势垒层，位于沟槽侧壁的第一导电类型半导体材料表面；分压环装置，为一个或多个沟槽，且整个临靠其沟槽的半导体材料被设置为第二导电类型半导体材料，位于如上所述的半导体装置周围。

【技术特征摘要】

【专利技术属性】
技术研发人员：盛况，朱江，
申请(专利权)人：盛况，
类型：发明
国别省市：