自对准沟槽式功率半导体结构的制造方法技术

一种自对准沟槽式功率半导体结构的制造方法，包括下列步骤：a)形成一沟槽式多晶硅栅极结构于一硅基材内；b)形成一自对准多晶硅延伸结构由沟槽式多晶硅栅极结构向上延伸，此自对准多晶硅延伸结构的宽度小于沟槽式多晶硅栅极结构的宽度；c)氧化前述自对准多晶硅延伸结构，以形成一氧化硅突出结构于沟槽式多晶硅栅极结构上方；以及d)形成一间隔层结构(spacer)于氧化硅突出结构的侧边，以定义一源极接触窗于硅基材内。本发明专利技术所提供的制造方法利用自对准(Self-Alignment)的制程来缩小沟槽式多晶硅栅极结构与源极接触窗之间的间隔距离，能够克服微影制程的极限，有助于提升制程的良率控制，提高晶圆(Wafer)上不同位置的元件特性的均匀性，成本低且可行性高。

【技术实现步骤摘要】

本专利技术涉及一种沟槽式功率半导体结构的制作方法，特别是一种自对准 (self-aligned)沟槽式半导体结构的制作方法。
技术介绍
图IA与图IC为一典型沟槽式功率半导体结构的制作流程。如图IA所示，首先， 于一硅基材110上制作栅极沟槽120。随后，沿着栅极沟槽120的内侧表面形成一栅极氧化层130。接下来，沉积多晶硅材料于硅基材110的表面，并以回蚀(etching back)的方式去除多余的多晶硅材料，形成一栅极多晶硅结构140于此栅极沟槽120内。接下来，如图IB所示，以离子植入方式植入掺杂物于硅基材110内，以形成本体 150环绕栅极沟槽120。然后，植入不同导电型的掺杂物于本体150内，以形成源极掺杂区 160于本体层150的上部分。接下来，如图IC所示，沉积一介电层170于硅基材110的裸露表面，并且填满栅极沟槽120。然后，以微影蚀刻方式在介电层170与本体150中形成接触窗180以裸露源极掺杂区160。沟槽式功率半导体元件微缩技术的发展，会受到黄光微影制程的极限的限制。受限于沟槽与接触窗的临界宽度(critical dimension)以及对准控制的容许误差 (tolerance)，栅极沟槽120与接触窗180的距离无法任意缩减，否则容易产生漏电流、导致临界电压的变异或是耐雪崩(UIQ能力下降。基于此，受限于沟槽与接触窗的临界宽度以及对准控制的容许误差范围，如何增加沟槽式功率半导体结构的元件密度，为本
待解决的课题。
技术实现思路
本专利技术的主要目的是提供一种高密度沟槽式功率半导体结构的制造方法，利用自对准(self alignment)的方式，克服栅极沟槽与接触窗的临界宽度以及对准控制的容许误差范围对于元件密度所造成的限制。本专利技术提供一种，包括下列步骤a)形成一沟槽式多晶硅栅极结构于一硅基材内；b)形成一自对准多晶硅延伸结构由沟槽式多晶硅栅极结构向上延伸，此自对准多晶硅延伸结构的宽度小于沟槽式多晶硅栅极结构的宽度；c)氧化前述自对准多晶硅延伸结构，以形成一氧化硅突出结构于沟槽式多晶硅栅极结构上方；以及d)形成一第一间隔层结构(spacer)于氧化硅突出结构的侧边，以定义一源极接触窗于硅基材内。换句话说，本专利技术提供一种，其特征在于，包括下列步骤形成一沟槽式多晶硅栅极结构于一硅基材内；形成一自对准多晶硅延伸结构由该沟槽式多晶硅栅极结构向上延伸，该自对准多晶硅延伸结构的宽度小于该沟槽式多晶硅栅极结构的宽度；氧化该自对准多晶硅延伸结构，形成一氧化硅突出结构于该沟槽式多晶硅栅极结构上方；以及形成一第一间隔层结构于该氧化硅突出结构的侧边，以定义一源极接触窗于该硅基材内。关于本专利技术的优点与精神可以借助于以下的专利技术详述及附图得到进一步的了解。 附图说明图IA与图IC为一典型沟槽式功率半导体结构的制作流程；图2A至图21为本专利技术沟槽式功率半导体结构的制作方法的第一实施例；图3A至图3C为本专利技术沟槽式功率半导体结构的制作方法的第二实施例；图4A至图4B为本专利技术沟槽式功率半导体结构的制作方法的第三实施例；图5A至图5D为本专利技术沟槽式功率半导体结构的制作方法的第四实施例。主要元件附图标记说明硅基材110栅极沟槽120栅极氧化层130栅极多晶硅结构140本体 150源极掺杂区160介电层170接触窗180硅基材210罩幕层220开口 222栅极沟槽230栅极介电层232沟槽式多晶硅栅极结构MO第二间隔层结构250自对准多晶硅延伸结构对2氧化硅突出结构沈0氧化层洸2本体 270源极掺杂区沘0第一间隔层结构沈5源极接触窗沘2重掺杂区沘5源极金属层四0硅基材310栅极沟槽330栅极介电层332沟槽式多晶硅栅极结构340第二间隔层结构350自对准多晶硅延伸结构342保护层；352厚氧化层362硅基材410罩幕层420栅极沟槽430栅极介电层432多晶硅结构440自对准多晶硅延伸结构440a沟槽式多晶硅栅极结构440b氧化硅突出结构460具体实施例方式本专利技术的技术特征利用硬质罩幕层(Hard mask)与多晶硅回蚀(Polyetch back) 后所形成的高度落差，于多晶硅栅极上方形成间隔层结构(spacer)。并利用间隔层结构定义出来的空间，再进行一次多晶硅沉积与回蚀(Poly deposition&etch back)步骤，以形成了多晶硅突出结构。由于此多晶硅突出结构的厚度较薄，因此可以利用热氧化制程 (Thermaloxide process)氧化此多晶硅突出结构。此热氧化制程所形成氧化硅突出结构与硅基材的高低落差便可应用于制作间隔层结构，以定义接触窗的位置。如此一来即可避免传统黄光制程容易产生对准误差的缺点。图2A至图21为本专利技术沟槽式功率半导体结构的制作方法的第一实施例。如图2A 所示，首先，形成一罩幕层220于一硅基材210的上表面。罩幕层220具有一开口 222定义一栅极沟槽230。此罩幕层220可以采用典型的硬质罩幕层(hard mask)，其构成材料通常为氧化硅或氮化硅。随后，通过罩幕层220蚀刻硅基材210，以形成栅极沟槽230于硅基材 210内。接下来，形成一栅极介电层232覆盖栅极沟槽230的内侧表面。随后，如图2B所示，沉积多晶硅材料于硅基材210上，并填入栅极沟槽230内。然后再施以回蚀制程，以形成沟槽式多晶硅栅极结构240于栅极沟槽230内。如图2B所示，在形成沟槽式多晶硅栅极结构240之后，直接在罩幕层220的开口 222的侧壁上，制作第二间隔层结构(spacer) 250。此第二间隔层结构250由沟槽式多晶硅栅极结构MO的上表面向上延伸。接下来，如图2C所示，在第二间隔层结构250所定义的空间中填入多晶硅材料，以形成自对准多晶硅延伸结构242于沟槽式多晶硅栅极结构240 上方。通过第二间隔层结构250的制作，自对准多晶硅延伸结构M2的宽度小于沟槽式多晶硅栅极结构240的宽度，并且自对准多晶硅延伸结构242大致对准沟槽式多晶硅栅极结构240的中央。接下来，如图2D所示，移除罩幕层220与第二间隔层结构250，使自对准多晶硅延伸结构242的侧面与沟槽式多晶硅栅极结构240的上表面裸露于外。本步骤可采用选择性蚀刻制程，来达到移除罩幕层220与第二间隔层结构250的目的。就一较佳实施例而言，前述罩幕层220与第二间隔层结构250可利用氧化硅材料制作，以简化此选择性蚀刻制程。随后，如图2E所示，对自对准多晶硅延伸结构242与沟槽式多晶硅栅极结构240 的裸露表面施以一氧化制程，以形成一氧化硅突出结构260于沟槽式多晶硅栅极结构240 的上方。由于自对准多晶硅延伸结构M2的侧面完全裸露于外，且自对准多晶硅延伸结构 242的宽度远小于沟槽式多晶硅栅极结构240的宽度。因此，此氧化制程只会在沟槽式多晶硅栅极结构MO的表面区域形成氧化层，而不会对于沟槽式多晶硅栅极结构240的截面尺寸造成太大的影响。其次，在本实施例中，由于硅基材210的上表面裸露于外，因此，此氧化制程会同时在硅基材210的上表面形成一氧化层沈2，供后续离子植入制程之用。接下来，如图2F所示，以离子植入方式植入第一导电型掺杂物于硅基材210内，以形成本体270环绕沟槽式多晶硅栅极结构M0。然后，以离子植入方式植入本文档来自技高网...

【技术保护点】
１．一种自对准沟槽式功率半导体结构的制造方法，其特征在于，包括下列步骤：形成一沟槽式多晶硅栅极结构于一硅基材内；形成一自对准多晶硅延伸结构由该沟槽式多晶硅栅极结构向上延伸，该自对准多晶硅延伸结构的宽度小于该沟槽式多晶硅栅极结构的宽度；氧化该自对准多晶硅延伸结构，形成一氧化硅突出结构于该沟槽式多晶硅栅极结构上方；以及形成一第一间隔层结构于该氧化硅突出结构的侧边，以定义一源极接触窗。

【技术特征摘要】
1.一种自对准沟槽式功率半导体结构的制造方法，其特征在于，包括下列步骤 形成一沟槽式多晶硅栅极结构于一硅基材内；形成一自对准多晶硅延伸结构由该沟槽式多晶硅栅极结构向上延伸，该自对准多晶硅延伸结构的宽度小于该沟槽式多晶硅栅极结构的宽度；氧化该自对准多晶硅延伸结构，形成一氧化硅突出结构于该沟槽式多晶硅栅极结构上方；以及形成一第一间隔层结构于该氧化硅突出结构的侧边，以定义一源极接触窗。2.如权利要求1所述的自对准沟槽式功率半导体结构的制造方法，其特征在于，形成该沟槽式多晶硅栅极结构的步骤包括形成一罩幕层于该硅基材的上表面，该罩幕层具有一开口定义一栅极沟槽； 通过该罩幕层蚀刻该硅基材，以形成该栅极沟槽于该硅基材内； 形成一栅极介电层覆盖该栅极沟槽的内侧表面；以及填入多晶硅材料于该栅极沟槽内。3.如权利要求2所述的自对准沟槽式功率半导体结构的制造方法，其特征在于，形成该自对准多晶硅延伸结构的步骤包括形成一第二间隔层结构于该罩幕层的该开口的侧边；以及填入多晶硅材料于该开口内，以形成该自对准多晶硅延伸结构。4.如权利要求3所述的自对准沟槽式功率半导体结构的制造方法，其特征在于，该第二间隔层结构由氧化硅或氮化硅所构成。5.如权利要求2所述的自对准沟槽式功率半导体结构的制造方法，其特征在于，该罩幕层由氧化硅所构成。6.如权利要求1所述的自对准沟槽式功率半导体结构的制造方法，其特征在于，该自对准多晶硅延伸结构完全被氧化，以形成该氧化硅突出结构突出该硅基材的上表面。7.如权利要求1所述的自对准沟槽式功率半导体结构的制造方法，其特征在于，氧化该自对准多晶硅延伸结构的步骤同时氧化该沟槽式多晶硅栅极结构的上表面。8.如权利要求2所述的自对准沟槽式功率半导体结构的制造方法，其特征在于，该多晶硅材料填入...

【专利技术属性】
技术研发人员：叶俊莹，
申请(专利权)人：科轩微电子股份有限公司，
类型：发明
国别省市：71