一种整合肖特基二极管与功率晶体管于基材的制造方法；首先提供一基材，此基材的上表面定义有一晶体管区域与一肖特基二极管区域；随后，形成至少一个第一沟槽于晶体管区域与至少二个第二沟槽于肖特基二极管区域；接下来，形成一栅极多晶硅结构于第一沟槽内，并且，形成一第二多晶硅结构填入这些第二沟槽内，并且至少覆盖位于这些第二沟槽间的肖特基二极管区域；接下来，依序形成本体与源极掺杂区于第一沟槽与第二沟槽之间；然后，形成一层间介电结构覆盖栅极多晶硅结构与部分的第二多晶硅结构，以定义出一源极接触窗于本体上，并且定义出一肖特基接触窗于第二多晶硅结构上；最后，形成一源极金属层填入源极接触窗与肖特基接触窗。
【技术实现步骤摘要】
本专利技术涉及一种功率半导体结构的制造方法，特别是关于一种整合功率晶体管与肖特基二极管(Schottky diode)于基材的制造方法。
技术介绍
在沟槽式功率半导体的应用领域中，越来越注重切换速度的表现，此特性的改善提升能明显帮助高频电路操作中的切换损失。利用肖特基二极管来改善功率半导体组件的切换损失，是一个常见的解决方法。图1为一利用肖特基二极管SDl改善金氧半晶体管Tl的切换损失的电路示意图。 如图中所示，金氧半晶体管Tl的本体二极管(bodydiode)Dl并联于肖特基二极管SD1。由于肖特基二极管SD的启动电压低于本体二极管D1。因此，当金氧半晶体管Tl的源漏极存在顺向偏压时，肖特基二极管SDl可避免本体二极管Dl被导通(turn on)。亦即，在此情况下，电流是由源极S经由肖特基二极管SDl流动至漏极D。值得注意的是，相较于本体二极管Dl由导通转变为不导通(turnoff)的过程中， 因为少数载子(minority carrier)存在而会造成时间延迟，肖特基二极管不具有少数载子，因此，可以避免时间延迟，而有助于改善切换损失。
技术实现思路
因此，本专利技术的主要目的是提供一种沟槽式功率半导体结构及其制作方法，可以利用既有的半导体制造方法，在制作沟槽式功率晶体管的同时制作肖特基二极管并联于此沟槽式功率晶体管。为达到上述目的，本专利技术提供一种整合功率晶体管与肖特基二极管(khottky diode)于同一基材的制造方法。此制造方法可适用于沟槽式功率晶体管与平面式功率晶体管。就沟槽式功率晶体管而言，首先，提供一第一导电型的基材。随后，形成至少一栅极多晶硅结构与一第二多晶硅结构于基材，第二多晶硅结构具有至少一部分覆盖基材的一上表面，具体包括形成至少一个第一沟槽与至少二个第二沟槽于基材。接下来，形成一介电层于第一沟槽与第二沟槽的内侧表面。然后，形成至少一栅极多晶硅结构于第一沟槽内。接下来，形成一第二多晶硅结构填入第二沟槽内，并且覆盖第二沟槽间的基材的上表面。接下来，以离子植入方式形成至少一第二导电型的本体与一第一导电型的源极掺杂区于栅极多晶硅结构与第二多晶硅结构之间。然后，形成一层间介电层于栅极多晶硅结构上，以定义一源极接触窗，并且至少裸露部分第二多晶硅结构。最后，以及去除至少部分第二多晶硅结构，以形成一肖特基接触窗裸露基材。依据本专利技术的一实施例，层间介电层具有一第一部分与一第二部分，其中，第一部分覆盖栅极多晶硅结构，第二部分则覆盖部分第二多晶硅结构的一上表面。第一部分与第二部分间具有一开口以定义源极接触窗。在本专利技术的一实施例中，源极接触窗定义于层间介电层与第二多晶硅结构间。就平面式功率晶体管而言，依据本专利技术的一实施例，栅极多晶硅结构与第二多晶硅结构完全位于基材的上表面。综上，本专利技术所提供的制造方法有助于降低制造成本。关于本专利技术的优点与精神可以借助以下的专利技术详述及所附附图得到进一步的了解。附图说明图1为一利用肖特基二极管改善功率晶体管的切换损失的电路示意图；图2A至图2E为本专利技术整合功率晶体管与肖特基二极管于同一基材的制造方法的第一实施例；图3A至图3E为本专利技术整合功率晶体管与肖特基二极管于同一基材的制造方法的第二实施例；图4A至图4E为本专利技术整合功率晶体管与肖特基二极管于同一基材的制造方法的第三实施例；图5A至图5E为本专利技术整合功率晶体管与肖特基二极管于同一基材的制造方法的第四实施例；图6A至图6E为本专利技术整合功率晶体管与肖特基二极管于同一基材的制造方法的第五实施例。主要元件附图标记说明肖特基二极管SDl金氧半晶体管Tl本体二极管Dl栅极G源极S漏极D硅基板100，200磊晶层110，210晶体管区域Al，A2肖特基二极管区域Bi，B2第一沟槽120a第二沟槽120b介电层130,230栅极多晶硅结构142，M2第二多晶硅结构144，M4，444区块 244a，244b本体 150a, 150b, 250a, 250b漂移区150c，250c源极图案层160，洸0源极掺杂区162，洸2，362重掺杂区164，264，364，464，564层间介电层的第一部分172，272层间介电层的第二部分174，274开口 275源极接触窗176，276，376，476，576肖特基接触窗178，278，478，578源极金属层180，沘0具体实施例方式图2A至图2E为本专利技术整合功率晶体管与肖特基二极管(khottkydiode)于同一基材的制造方法的第一实施例。本实施例将沟槽式功率晶体管与肖特基二极管整合于同一基材。如图2A所示，首先，提供一第一导电型的硅基板100，并且形成一第一导电型的磊晶层110于此硅基板100上，以构成此半导体结构的基材。此磊晶层110的上表面可定义出至少一晶体管区域Al与至少一肖特基二极管区域Bi，分别用以容纳沟槽式功率晶体管与肖特基二极管。随后，形成至少一个第一沟槽120a于晶体管区域Al与至少二个第二沟槽 120b于肖特基二极管区域Bl (图中以四个第二沟槽120b为例)。然后，形成一介电层130 至少覆盖第一沟槽120a与第二沟槽120b的内侧表面。其中，形成于第一沟槽120a内的介电层130即作为沟槽式功率晶体管的栅极介电层。随后，如图2B所示，沉积一多晶硅层(未图示)于磊晶层110上，并施以微影蚀刻制程，形成一栅极多晶硅结构142于第一沟槽120a内，同时形成一第二多晶硅结构144于第二沟槽120b的上方。栅极多晶硅结构142作为沟槽式功率晶体管的栅极。第二多晶硅结构144具有多个延伸部填入这些第二沟槽120b内，并且覆盖这些第二沟槽120b的磊晶层110的上表面。接下来，以第二多晶硅结构144为屏蔽，植入第二导电型掺杂于磊晶层110内。此离子植入步骤除了会在晶体管区域Al内形成本体150a环绕第一沟槽120a，也会在第一沟槽120a与第二沟槽120b之间形成本体150b。不过，因为第二多晶硅结构144的存在，在相邻第二沟槽120b之间不会形成第二导电型的本体。接下来，利用一源极光罩，形成一源极图案层160于本体150a，150b上，以定义源极的位置。然后，利用此源极图案层160与第二多晶硅结构144为屏蔽，植入第一导电型掺杂于本体150a，150b内，以形成多个源极掺杂区 162于本体150a，150b内。就本体150b而言，共有二个源极掺杂区162分别邻接于第一沟槽120a与第二沟槽120b。随后，如图2C所示，全面沉积层间介电材料(未图示)覆盖栅极多晶硅结构142、 磊晶层110与第二多晶硅结构144。然后，以微影蚀刻方式去除位于本体150a，150b上方的部分层间介电材料，以形成一层间介电层。此层间介电层具有一第一部分172与至少一第二部分174于磊晶层110上。其中，第一部分172覆盖栅极多晶硅结构142。第二部分174 完全覆盖第二多晶硅结构144的侧面，但仅覆盖第二多晶硅结构144的部分上表面。并且， 第一部分172与第二部分174间定义出源极接触窗176。随后，利用层间介电层为屏蔽，植入第二导电型掺杂于本体150a，150b内，以形成重掺杂区164于相邻二个源极掺杂区162 之间。如图中所示，在本实施例中，层间介电层的第二部分174位于邻近于晶体管区域 本文档来自技高网...
【技术保护点】
１．一种整合肖特基二极管与功率晶体管于基材的制造方法，其特征在于，包括下列步骤：提供一第一导电型的基材；形成至少一栅极多晶硅结构与一第二多晶硅结构于该基材，该第二多晶硅结构具有至少一部分覆盖该基材的一上表面；以离子植入方式形成至少一第二导电型的本体与一第一导电型的源极掺杂区于该栅极多晶硅结构与该第二多晶硅结构之间；形成一层间介电层于该栅极多晶硅结构上，以定义一源极接触窗，并且至少裸露部分该第二多晶硅结构；以及去除至少部分该第二多晶硅结构，以形成一肖特基接触窗裸露该基材。
【技术特征摘要】
1.一种整合肖特基二极管与功率晶体管于基材的制造方法，其特征在于，包括下列步骤提供一第一导电型的基材；形成至少一栅极多晶硅结构与一第二多晶硅结构于该基材，该第二多晶硅结构具有至少一部分覆盖该基材的一上表面；以离子植入方式形成至少一第二导电型的本体与一第一导电型的源极掺杂区于该栅极多晶硅结构与该第二多晶硅结构之间；形成一层间介电层于该栅极多晶硅结构上，以定义一源极接触窗，并且至少裸露部分该第二多晶硅结构；以及去除至少部分该第二多晶硅结构，以形成一肖特基接触窗裸露该基材。2.如权利要求1所述的制造方法，其特征在于，形成该栅极多晶硅结构与该第二多晶硅结构于该基材的步骤包括形成至少一个第一沟槽与至少二个第二沟槽于该基材；形成一介电层于该第一沟槽与所述多个第二沟槽的内侧表面；形成该栅极多晶硅结构于该第一沟槽内；以及形成该第二多晶硅结构填入所述多个第二沟槽内，并且覆盖所述多个第二沟槽间的该基材的该上表面。3.如权利要求2所述的制造方法，其特征在于，该第二沟槽的数量大于或等于三个。4.如权利要求2所述的制造方法，其特征在于，形成该源极掺杂区的步骤包括形成一光阻图案与该本体上，以定义至少二个源极掺杂区分别邻接该第一沟槽与该第二沟槽。5.如权利要求2所述的制造方法，其特征在于，该层间介电层具有一第一部分与一第二部分，该第一部分是覆盖该栅极多晶硅结构，该第二部分是覆盖部分该第二多晶硅结构...
【专利技术属性】
技术研发人员：涂高维，
申请(专利权)人：科轩微电子股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。