提供一种功率半导体装置的结构和制造方法。提供位于在功率半导体装置的表面处的金属电极（21、22、23）之间的薄半绝缘场板（32、33、34）结构。所述薄半绝缘场板（32、33、34）通过在金属化之前进行沉积并且在所述金属化之后进行退火而形成。可以用于横向功率半导体装置和垂直功率半导体装置中。
【技术实现步骤摘要】
【国外来华专利技术】用于功率半导体装置的场板结构及其制造方法
本专利技术大体上涉及功率半导体装置的结构和制造，且具体而言涉及半绝缘场板的结构和制造。
技术介绍
将在功率二极管结构中说明本专利技术，但在以下说明中应理解，本专利技术同等适用于其它功率半导体装置结构，例如，金属氧化物半导体场效应晶体管(MOSFET)、双极结晶体管(BJT)、绝缘栅双极晶体管(IGBT)以及闸流晶体管。半绝缘场板已广泛用于功率半导体装置结构。半绝缘场板的基本功能是在装置的断开状态下在板下方提供均匀的电场分布，这有助于提高功率半导体装置的击穿电压。然而，半绝缘场板通常需要进行图案化，这需要增加制造成本的额外蚀刻步骤[1]。所述蚀刻步骤可以通过在金属化之前或在金属化之后沉积非晶硅层作为半绝缘场板而被跳过[2]。然而，在金属化之后的沉积可能引起对电炉的污染，而在金属化之前的沉积可能由于金属与硅之间的增加的接触电阻而引起电气性能降级。因此，本专利技术的目标是提供一种有成本效益的半绝缘场板结构以及为此的制造方法，而不会产生过程兼容性或电气性能降级问题。现有技术图1中示出实施于横向功率二极管结构中的现有技术半绝缘场板。如图所示，半绝缘场板是氧化硅层(31)上方的半绝缘多晶硅(SIPOS)层(32)。SIPOS层(32)通过在金属化之前进行沉积而制造。在装置的断开状态下，电流从阴极(22)到阳极(21)流过SIPOS层(32)，从而产生高于SIPOS(32)的电阻的线性电压降。线性电压降会在n-漂移区(12)的表面处引起均匀的电场分布。均匀的电场分布消除或减少了p阳极(11)和/或n+阴极(13)附近的峰值电场，这有助于提高二极管的击穿电压。然而，结构的制造过程需要蚀刻SIPOS以在表面处切开金属电极(21、22)的接触孔，并且蚀刻工艺可以引起额外的制造成本。图2中示出实施于垂直功率二极管结构中的另一现有技术半绝缘场板。如图所示，半绝缘场板是氧化硅层(31)以及金属电极(21、23)两者上方的高电阻率非晶硅层(33)。高电阻率非晶硅层(33)通过在金属化之后进行沉积而制造。在装置的断开状态下，电流从外部金属(23)到结终端处的阳极金属(21)流过非晶硅层(33)，从而引起高于非晶硅(33)的电阻的线性电压降。线性电压降会在位于p阳极(11)与p护环(14)之间的n-漂移区(12)的表面处引起均匀的电场分布，这有助于提高结终端处的二极管的击穿电压。然而，在装置晶片的表面处存在金属之后，非晶硅层(33)的制造需要沉积步骤。在沉积过程中所述金属可能引起对电炉的污染。图3中示出实施于垂直功率二极管结构中的再另一现有技术半绝缘场板。如图所示，半绝缘场板是氧化硅层(31)上方以及金属电极(21、23)下方的高电阻率非晶硅层(33)。高电阻率非晶硅层(33)通过在金属化之前进行沉积而制造。在装置的断开状态下，电流从外部金属(23)到结终端处的阳极金属(21)流过非晶硅层(33)，从而引起高于非晶硅(33)的电阻的线性电压降。线性电压降会在位于p阳极(11)与p护环(14)之间的n-漂移区(12)的表面处引起均匀的电场分布，这有助于提高结终端处的二极管的击穿电压。然而，位于阳极电极(21)与p阳极(11)之间的非晶硅(33)可以在此处引起增加的接触电阻，这会使电气性能降级。例如，增加的接触电阻将引起增加的开态电压降。对于另一实例，如果相同结构实施于功率MOSFET中，那么增加的接触电阻将会引起增加的导通电阻。
技术实现思路
因此，本专利技术的目标是提供一种有成本效益的半绝缘场板结构以及为此的制造方法，而不会产生过程可兼容或电气性能降级的问题。为了实现此目标以及其它目标，本专利技术提供一种新的半绝缘场板结构，所述半绝缘场板结构包括位于在功率半导体装置的表面处的金属电极(21、22/23)之间的薄半绝缘层(34)。进一步的，其中所述半绝缘层(34)包括任何高电阻率材料，包含但不限于，氮化钛、多晶硅以及非晶硅。进一步的，其中所述半绝缘层(34)由侧壁处的所述金属电极(21、22/23)接触。进一步的，所述的半绝缘场板结构，其实施于LDMOS中。进一步的，所述的半绝缘场板结构，其实施于LIGBT中。进一步的，所述的半绝缘场板结构，其实施于垂直功率MOSFET中。进一步的，所述的半绝缘场板结构，其实施于功率BJT中。进一步的，所述的半绝缘场板结构，其实施于IGBT中。进一步的，所述的半绝缘场板结构，其实施于闸流晶体管中。一种用于制造半绝缘场板结构的制造方法，所述制造方法包括通过将覆盖装置晶片的硅表面的氧化硅(31)图案化形成接触孔(41)，将薄半绝缘层(34)沉积在所述晶片的整个表面上，沉积以及图案化所述薄半绝缘层(34)上的金属电极(21、22/23)以及退火以使所述金属电极(21、22/23)穿过所述薄半绝缘层(34)。进一步的，其中所述半绝缘层(34)包括任何高电阻率材料，包含但不限于，氮化钛、多晶硅以及非晶硅。进一步的，其中所述沉积方法包含化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积或溅镀。附图说明图1是实施于横向功率二极管中的现有技术SIPOS场板结构的横截面图。图2是实施于垂直功率二极管中的现有技术非晶硅场板的横截面图。图3是实施于垂直功率二极管中的另一现有技术非晶硅场板的横截面图。图4是实施于横向功率二极管中的本专利技术的横截面图。图5是实施于横向双扩散MOSFET(LDMOS)中的本专利技术的横截面图。图6是实施于垂直功率二极管中的本专利技术的横截面图。图7是实施于垂直功率MOSFET中的本专利技术的横截面图。图8是实施于垂直功率BJT中的本专利技术的横截面图。图9A到图9D示出之前在图6中示出的本专利技术的实施例的关键制造工序。具体实施方式图1是实施于横向功率二极管中的现有技术SIPOS场板结构的横截面图。二极管包括p阳极(11)、n-漂移区(12)以及p衬底(16)上的n+阴极(13)。p阳极(11)以及n+阴极(13)分别由阳极电极(21)以及阴极电极(22)接触。n-漂移区(12)的表面由氧化硅层(31)覆盖。氧化硅层(31)由SIPOS层(32)覆盖。SIPOS层部分由金属电极(21、22)覆盖。SIPOS场板(32)的制造过程包含：(1)将掺杂有氧化硅或氮化硅的高电阻率多晶硅沉积在氧化硅(31)上；(2)通过光学光刻以及蚀刻图案化SIPOS(32)以及氧化硅(31)；以及(3)通过沉积以及图案化形式金属电极(21、22)。图2是实施于垂直功率二极管中的现有技术非晶硅场板的横截面图。二极管包括p阳极(11)、n-漂移区(12)、n+阴极(13)以及结终端处的多个p护环(14)。n+阴极(13)由晶片底部处的阴极电极(22)接触，并且p阳极(11)以及p护环(14)分别由晶片表面处的阳极电极(21)以及外部金属(23)接触。n-漂移区(12)以及p护环(14)的表面由氧化硅层(31)覆盖。氧化硅层(31)部分由金属电极(21、23)覆盖。氧化硅层(31)以及金属电极(21、23)两者均由高电阻率非晶硅(33)覆盖。高电阻率非晶硅场板(33)的制造过程包含在形成金属电极(21、23)之后沉积薄的非晶硅层。图3是实施于垂直功率二极管中的另一现有技术非晶硅场板的横截面图。二极管包括p阳极(1本文档来自技高网...
【技术保护点】
一种半绝缘场板结构，其包括在氧化硅(31)上方并且在功率半导体装置的表面处的金属电极(21、22、23)之间的半绝缘层(34)。
【技术特征摘要】
【国外来华专利技术】2013.12.23 HK 13114187.91.一种制造半绝缘场板结构的方法，其特征在于，所述的场板结构包括在氧化硅（31）上方并且在功率半导体装置的表面处的金属电极（21、22、23）之间的半绝缘层（34）；所述制造方法包括通过将覆盖装置晶片的硅表面的氧化硅（31）图案化形成接触孔（41），将半绝缘层（34）沉积在所述晶片的整个表面上，沉积以及图案化所述半绝缘层（34）上的金属电极（21、22、23）以及退火以使所述金属电极（21、22、23）穿过所述半绝缘层（34）。2.根据权利要求1所述的制造半绝缘场板结构的方法，其特征在于，其中所述半绝缘层（34）包括任何高电阻率材料。3.根据权利要求2所述的制造半绝缘场板结构的方法，其特征在于，所述的高电阻率材料为氮化钛、多晶硅以及非晶硅。4....
【专利技术属性】
技术研发人员：单建安，伊夫蒂哈尔艾哈迈德，伍震威，
申请(专利权)人：伍震威，
类型：发明
国别省市：中国香港;81
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。