一种提升CMOS工艺中浅沟槽隔离性能的方法技术

本发明专利技术公开了一种提升CMOS工艺中浅沟槽隔离性能的方法，包括以下步骤：提供一种半导体衬底，衬底上具有浅沟槽结构，浅沟槽结构中填充有线性氮化硅和线性氧化物层，包括浅沟槽结构表面的衬底表面覆盖有阻挡层和缓冲层；去除衬底阻挡层和缓冲层；在衬底的表面氧化生成牺牲氧化物层作为第一保护层；在衬底牺牲氧化物层上沉积第二保护层；对衬底具有浅沟槽结构的衬底进行曝光和显影；调整植入条件进行植入，保持植入后电性结果不变；去除光阻层，并进行清洗。本发明专利技术的方法能够降低STI凹槽氧化层损失，提升浅沟槽隔离性能，提高产品的良率。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种提升CMOS工艺中浅沟槽隔离性能的方法。
技术介绍
现有CMOS工艺中在浅沟槽隔离(STI)制程中SIN(氮化硅，Si3N4)移除之后，会先氧化生成一层牺牲氧化层(sacrificial oxide),用此牺牲氧化层做保护层，同时曝光显影进行后续的植入，在植入步骤完成以后，进行电浆清洗-ASHER(用于去除光阻的一种干式蚀刻方式)，并利用WET etch进行清洗，重复类似的步骤完成半导体器件电性的植入。在利用WET etch进行清洗的过程中，会导致STI凹槽氧化物(divot oxide)不断被消耗。该STI凹槽氧化物损失太多易导致后续多晶硅蚀刻(poly etch)产生多晶硅残留 (poly residue),并引起漏电,造成产品的低良率。因此，需要提供一种提升CMOS工艺中浅沟槽隔离性能的方法，以能够降低STI凹槽氧化物损失改善现有技术中的上述缺陷。
技术实现思路
针对现有技术中存在的上述缺陷和不足，本专利技术的目的在于提供一种提升CMOS 工艺中浅沟槽隔离性能的方法，其能够降低STI凹槽氧化层损失，提升浅沟槽隔离性能，提闻广品的良率。为了本文档来自技高网...

【技术保护点】
一种提升CMOS工艺中浅沟槽隔离性能的方法，其特征在于，包括以下步骤：(1)提供一种半导体衬底，衬底上具有浅沟槽结构，浅沟槽结构中填充有线性氮化硅和线性氧化物层，包括浅沟槽结构表面的衬底表面覆盖有阻挡层和缓冲层；(2)去除所述阻挡层和缓冲层；(3)在所述衬底的表面氧化生成牺牲氧化物层作为第一保护层；(4)在所述牺牲氧化物层上沉积第二保护层；(5)对所述具有浅沟槽结构的衬底进行曝光和显影；(6)调整植入条件进行植入，保持植入后电性结果不变；(7)去除光阻层，并进行清洗。

【技术特征摘要】

【专利技术属性】
技术研发人员：张进刚，初曦，傅江华，王政烈，
申请(专利权)人：和舰科技苏州有限公司，
类型：发明
国别省市：