具有设计的外延区的器件及其制造方法技术

一种设计的外延区通过提供用于减少或者阻止掺杂剂扩散的阻挡层来补偿MOS器件的短沟道效应，同时减少或者消除阻挡层的副作用如增大BJT器件的漏电流和/或降低整流器的击穿电压。通过位于阻挡层和衬底之间的非共形的富掺杂剂层减少或者消除这些副作用，该非共形的富掺杂剂层减缓结的突变性，因此降低结区域的电场。这种方案对于其中期望采用常用工艺步骤同时制造MOS、BJT、和整流器器件的片上系统应用是特别优选的。本发明专利技术提供具有设计的外延区的器件及其制造方法。

【技术实现步骤摘要】

本专利技术涉及具有外延区的器件及其制造方法。
技术介绍
片上系统(SOC)应用常常需要将CMOS器件与诸如双极结型晶体管(BJT)和整流器的器件制造在相同的晶圆上。这类器件中的每一种都具有独特的性能约束和权衡。虽然期望同时以及通常采用相同的工艺步骤来制造这些器件，但改进一种类型器件如CMOS晶体管的性能的步骤可能导致其它器件如BJT的性能下降。因此所需要的是制造对于不同类型的器件都具有改进的性能的结构和方法。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种用于形成器件的方法，包括在衬底中形成具有底部和侧壁的凹槽；在所述凹槽的底部上方形成外延的富掺杂剂层；在所述富掺杂剂层的上方和所述凹槽的侧壁的上方形成外延的阻挡层； 以及用外延的生长材料基本上填充所述凹槽。在上述方法中，其中，在所述凹槽的底部上形成外延的富掺杂剂层的步骤包括在所述凹槽的底部上和侧壁上外延生长所述富掺杂剂层；以及从所述凹槽的侧壁选择性地或者各向同性地去除所述富掺杂剂层。在上述方法中，其中，在所述凹槽的底部上形成外延的富掺杂剂层的步骤包括在所述凹槽的底部上和侧壁上外延生长所述富掺杂剂层；以及本文档来自技高网...

【技术保护点】
一种用于形成器件的方法，包括：在衬底中形成具有底部和侧壁的凹槽；在所述凹槽的底部上方形成外延的富掺杂剂层；在所述富掺杂剂层的上方和所述凹槽的侧壁的上方形成外延的阻挡层；以及用外延的生长材料基本上填充所述凹槽。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄敬源，吕嘉裕，苏建彰，林彦君，白易芳，林大文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：