沟槽式P型金属氧化物半导体功率晶体管制造方法技术

一种沟槽式P型金属氧化物半导体功率晶体管制造方法包括：叠层形成步骤，在衬底上依次形成外延层、二氧化硅层、氮化硅层以及硬掩膜层；凹槽刻蚀步骤，形成硬掩膜层的图案并利用形成图案的硬掩膜层在氮化硅层、二氧化硅层和外延层的叠层中形成凹槽；硬掩膜去除步骤，通过湿法刻蚀去除硬掩膜层；牺牲氧化层形成步骤，在凹槽内的侧壁和底部形成牺牲氧化层；牺牲氧化层去除步骤，在凹槽内的侧壁和底部去除牺牲氧化层；栅极氧化层形成步骤，在凹槽内的侧壁和底部形成栅极氧化层；多晶硅沉积步骤，在氮化硅层的表面上以及凹槽内沉积多晶硅层；多晶硅层刻蚀和研磨步骤，对多晶硅层进行刻蚀，然后对多晶硅层进行化学机械研磨从而仅仅留下凹槽中的多晶硅。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种沟槽式P型金属氧化物半导体功率晶体管制造方法。
技术介绍
沟槽型金属氧化物半导体晶体管(trench M0S)作为一种新型垂直结构器件，是在VDMOS (垂直双扩散金属-氧化物半导体场效应晶体管)的基础上发展起来的，两者均属于高元胞密度器件。但该结构与前者相比有许多性能优点如更低的导通电阻、低栅漏电荷密 度，从而有低的导通和开关损耗及快的开关速度。同时由于沟槽型金属氧化物半导体的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。图1是传统沟槽型金属氧化物半导体功率晶体管的横截面图。如图1所示，传统沟槽型金属氧化物半导体功率晶体管包括半导体衬底100、设置在半导体衬底100上的漏区101、在漏区101上形成的漂移区102、在漂移区上形成的阱区103和在阱区103上形成的源区104。其中，如图1所示，栅极结构包括形成在沟槽侧壁上的栅极氧化层106以及填充了沟槽的栅极多晶硅105。以P型沟槽型金属氧化物半导体功率晶体管为例，漏区101采用高掺杂的P型衬底。并在其上外延生长有低浓度的P型掺杂离子作为漂移区102。阱区103可注本文档来自技高网...

【技术保护点】
一种沟槽式P型金属氧化物半导体功率晶体管制造方法，其特征在于包括：叠层形成步骤，用于在衬底上依次形成外延层、二氧化硅层、氮化硅层以及硬掩膜层；凹槽刻蚀步骤，用于形成硬掩膜层的图案并利用形成图案的硬掩膜层在氮化硅层、二氧化硅层和外延层的叠层中形成凹槽；硬掩膜去除步骤，用于通过湿法刻蚀去除硬掩膜层；牺牲氧化层形成步骤，用于在凹槽内的侧壁和底部形成牺牲氧化层；牺牲氧化层的去除步骤，用于在凹槽内的侧壁和底部去除牺牲氧化层；栅极氧化层形成步骤，用于在凹槽内的侧壁和底部形成栅极氧化层；多晶硅沉积步骤，用于在氮化硅层的表面上以及凹槽内沉积多晶硅层；多晶硅层刻蚀和研磨步骤，用于对多晶硅层进行刻蚀，然后对多晶硅...

【技术特征摘要】

【专利技术属性】
技术研发人员：贾璐，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：