【技术实现步骤摘要】
本专利技术涉及半导体制作领域，尤其涉及一种超结功率晶体管的制作方法。
技术介绍
利用MOSFET的电源开关器件，虽然要求低导通电阻和高耐压，但是现有的平面构造的功率MOSFET却具有当导通电阻下降时耐压也下降，而当高耐压化时则导通电阻也将增高这样的相反关系。就是说，平面构造的功率M0SFET，例如，在N+衬底上边形成的N-外延层的表面上形成MOS构造，形成从衬底背面通过N-外延层向MOSFET流动的电流路径。为此，MOSFET导通动作时的电阻(导通电阻)依赖于N-外延层的厚度。此外，由于耗尽层在N-外延层中延伸，故耐压由N-外延层的厚度决定。这样一来，由于维持电流路径和耐压的区域是同一区域，故存在着如果为了高耐压化而加大N-外延层的厚度，则导通电阻将上升，反之，当使N-外延层的厚度变薄来降低导通电阻时，则耐压也将下降这样的相反关系，满足两者是困难的。为了消除上边所说的现有的平面构造功率MOSFET中的低导通电阻和高耐压化之间的相反关系，实现低导通电阻和高耐压化，从例如“Cool mos-a newmilestone in highvoltage Power M0...
【技术保护点】
一种自对准超结功率晶体管的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成外延层；在所述外延层上形成第一光刻胶；利用掩膜版对所述第一光刻胶进行曝光，而后通过显影将所述掩膜版的图形转移至所述第一光刻胶，所述掩膜版上具有多个第一沟槽图形和第二沟槽图形，相邻两个所述第一沟槽图形之间具有一所述第二沟槽图形，所述第二沟槽图形与其两侧相邻的第一沟槽图形的距离相等；以显影处理后的所述第一光刻胶作为掩模，刻蚀所述外延层，在所述外延层上形成若干第一沟槽和若干第二沟槽，后续工艺中在所述第二沟槽内形成所述超结功率晶体管的栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：贾璐，楼颖颖，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。