PMOS晶体管结构及其制造方法技术

本发明专利技术提供一种PMOS晶体管结构及其制造方法，在源区和漏区形成埋置SiGe层以增大沟道区域的应力的基础上，进一步通过在沟道区域形成埋置碳硅层，进而增大了沟道区域的应力，提高了PMOS晶体管载流子迁移率；同时，埋置碳硅层还阻挡源漏区后续工艺中注入的硼离子的外扩散，有利于形成更浅的超浅结，从而改善阈值电压的分布，降低短沟道效应，进一步提高了器件性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种PMOS晶体管结构及其制造方法。
技术介绍
随着CMOS元件尺寸的缩小，载流子迁移率已经成为影响CMOS器件性能的重要因素。现有技术中一种提高MOS晶体管载流子迁移率的方法是通过向晶体管沟道区域有选择地施加应力，这种应力使半导体晶体晶格发生畸变，如向PMOS晶体管的沟道区施加压应力，半导体晶体晶格发生压缩，进而影响能带的排列和半导体电荷输送性能，通过控制在形成的器件中的应力大小和分布，以提高载流子迁移率，改善器件的性能。现有技术中，可以通过在源/漏区埋置锗硅(SiGe)层造成半导体晶格失配，在晶体管沟道区域中引入应力，提高MOS晶体管载流子迁移率。对于PMOS器件制造，需要SiGe 层中的Ge是高浓度的，以增大沟道应力，而为了降低源漏区的薄层电阻和接触电阻，通常需要在SiGe层中掺杂硼。然而在SiGe层中的高浓度硼可能向外扩散至沟道区域，而导致短沟道晶体管中阈值电压Vth的滚降(roll-off)，出现严重的短沟道效应(SCE)。因此，提供一种PMOS晶体管结构及其制造方法，能够提高PMOS晶体管载流子迁移率，是本领域技术人员亟待解决的一个本文档来自技高网...

【技术保护点】
一种PMOS晶体管的制造方法，其特征在于，包括：提供硅衬底，所述硅衬底中形成有浅沟槽隔离结构、源区和漏区；在所述源区和漏区中形成埋置锗硅层；在所述源区和漏区之间的硅衬底中形成埋置碳硅层；在所述源区和漏区之间的硅衬底上方形成栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：