用于直接接合半导体结构的改善的接合表面制造技术

用于直接接合半导体结构的改善的接合表面。将第一半导体结构直接接合到第二半导体结构的方法包括以下步骤：在导电材料对导电材料直接接合工艺中将第一半导体结构的至少一个器件结构直接接合到第二半导体结构的至少一个器件结构。在一些实施方式中，在接合工艺之前，可使所述第一半导体结构的至少一个器件结构突出一距离，以超过所述第一半导体结构上的相邻的介电材料。在一些实施方式中，所述多个器件结构中的一个或更多个可包括从基础结构延伸的多个整体突起。使用这些方法来制造接合的半导体结构。

【技术实现步骤摘要】

本专利技术涉及将半导体结构直接接合(bonding)在一起的方法,并且涉及使用这些方法形成的接合的半导体结构。
技术介绍
两个或更多个半导体结构的三维(3D)集成可对微电子应用产生许多好处。例如，微电子元件的3D集成可导致改善的电性能和功耗，同时减小器件封装(foot print)的面积。例如参见 P. Garrou 等人的 “The Handbook of3D Integration” (ffiley-VCH(2008) ) 半导体结构的3D集成可通过以下方式进行将半导体裸片(die)附连到一个或更多个另外的半导体裸片(即，裸片到裸片(D2D))，将半导体裸片附连到一个或更多个半导体晶片(即，裸片到晶片(D2W))，以及将半导体晶片附连到一个或更多个另外的半导体晶·片(即，晶片到晶片(W2W))，或其组合。将一个半导体结构接合到另一个半导体结构时所使用的接合技术可按照不同的方式分类，一种方式是在两个半导体结构之间是否提供了将它们接合在一起的中间材料层，第二种方式是接合界面是否允许电子(即，电流)通过该界面。所谓的“直接接合方法”是这样的方法，在所述方法中，在两个半导体结构之间建立直接的固相到固相化学键来将它们接合在一起，而不在两个半导体结构之间使用中间接合材料来将它们接合在一起。已经开发出直接金属对金属接合方法，以将第一半导体结构表面处的金属材料接合至第二半导体结构表面处的金属材料。直接金属对金属接合方法还可按照每种方法进行时的温度范围来分类。例如，一些直接金属对金属接合方法在相对高的温度下进行，导致在接合界面处金属材料至少部分熔融。这些直接接合工艺可能不适用于接合经处理的包括一个或更多个器件结构的半导体结构，因为相对高的温度会对早期形成的器件结构造成不利影响。“热压接合”方法是这样的直接接合方法，在所述方法中，在二百摄氏度(200° C)至约五百摄氏度(500° C)之间，并且常常在约三百摄氏度(300° C)至约四百摄氏度(400° C)之间的高温下，在接合表面之间施加压力。已开发出可在两百摄氏度(200° C)或更低的温度下进行的另外的直接接合方法。这些在两百摄氏度(200° C)或更低的温度下进行的直接接合工艺在本文中称为“超低温”直接接合方法。超低温直接接合方法可通过仔细去除表面杂质和表面化合物(例如，原生氧化物)并且按照原子级(atomic scale)增加两个表面之间亲密接触的面积来进行。两个表面之间亲密接触的面积通常通过以下方式实现对接合表面进行抛光以将表面粗糙度减小至达到接近原子级的值，在接合表面之间施加压力导致塑性变形，或对接合表面进行抛光和施加压力二者来获得这种塑性变形。尽管为了在接合界面处实现合适的接合强度，在其它超低温直接接合方法中可在接合界面处的接合表面之间施加压力，但是一些超低温直接接合方法可在没有在接合界面处的接合表面之间施加压力的情况下进行。在接合表面之间施加压力的超低温直接接合方法在本领域中常常称作“表面辅助接合”或“SAB”方法。因此，如本文中所使用的，术语“表面辅助接合”和“SAB”表示并包括通过将第一材料对接第二材料并在两百摄氏度(200° C)或更低的温度下在接合界面处的接合表面之间施加压力来将第一材料直接接合至第二材料的任何直接接合工艺。在一些情况下，即使半导体结构的导电特征之间可能初始建立了可接受的直接金属对金属接合，半导体结构中的有源导电特征之间的直接金属对金属接合在一段时间之后也会易于出现机械故障或电故障。尽管并非完全理解，据认为，这种故障可能至少部分地由三个有关机制中的一个或更多个引起。这三个有关机制是应变局部化(可能由大晶粒促成)、与变形相关联的晶粒(grain)生长、以及接合界面处的质量输送。接合界面处的这种质量输送可能至少部分地由电迁移、相偏析等引起。电迁移是导电材料中的金属原子由于电流而引起的迁移。本领域中已经讨论了用于改善互连的电迁移寿命的各种方法。例如，用于改善铜互连的电迁移寿命的方法在J. Gambino等人的“Copper Interconnect Technology for the 32 nm Node and Beyond，，(IEEE 2009 Custom Integrated Circuits Conference (CICC),第 141-148 页)中有所讨 论。图IA和图IB例示了直接接合方法中可能遇到的问题。参照图1A，例示了包括器件层12的半导体结构10，该器件层可包括多个器件结构，尽管在简图中未例示出这些结构。介电材料14布置在器件层12上方(over)，并且多个凹陷16在期望形成导电元件(诸如导电焊盘、迹线、通路(via)等)的位置处延伸到介电材料14中。因此，导电金属18(例如，铜或铜合金)沉积在介电材料14上方，使得该导电金属18填充凹陷16。常常沉积过量的导电金属18,使得导电金属层18在介电材料14的主上表面15上方延伸，如图IA所不。在沉积导电金属18以形成图IA所示的半导体结构10之后，从介电材料14的主上表面15去除过量的导电金属18,以形成如图IB所不的半导体结构20。在凹陷16中，去除过量的导电金属18限定了包括导电金属18的器件结构22。例如，可使用化学机械抛光(CMP)工艺来去除从介电材料14的主上表面15去除的过量的导电金属18并限定器件结构22。然而,用于从介电材料14的主上表面15去除过量的导电金属18的CMP工艺,可能会导致器件结构22的暴露表面23相对于周围介电材料14的主上表面15凹陷。暴露表面23可具有弓形的、凹形形状，如图IB所示。这一现象在本领域中常常称作“碟形凹陷(dishing)”。另外，用于从介电材料14的主上表面15去除过量的导电金属18的CMP工艺还可能造成在某些位置(诸如间隔近的器件结构22之间的位置26)以及介电材料14的主上表面15上的随机位置(诸如图IB所示的位置28)处过度去除介电材料14。这种介电材料14的主上表面15的基本平面(primary plane)之下的介电材料14的过度去除在本领域中常常称作“腐蚀”。这些碟形凹陷和腐蚀现象可能是由于CMP工艺的不均匀性和/或介电材料14的主上表面15上方的导电金属层18的初始厚度的不均匀性而造成的。器件结构22的暴露表面23的碟形凹陷以及介电材料14的主上表面15的局部腐蚀可能对随后在直接接合工艺中在图IB的半导体结构20与另一个半导体结构(未示出)之间建立的电连接和接合的强度造成不利影响
技术实现思路
提供此
技术实现思路
，从而以简化形式介绍概念选择，这些概念将在下面对本专利技术的一些示例性实施方式的详细描述中进行进一步描述。此
技术实现思路
并非旨在识别要求保护的主题的关键特征或基本特征，也并非旨在用于限制要求保护的主题的范围。在一些实施方式中，本专利技术包括将第一半导体结构直接接合到第二半导体结构的方法。可提供第一半导体结构，所述第一半导体结构包括包含导电材料(例如，金属或导电非金属材料，诸如多晶硅，其常常被称作“多晶硅”)的至少一个器件结构以及与所述至少一个器件结构相邻布置的介电材料。所述至少一个器件结构和介电材料可在第一半导体结构的接合表面处暴露。所述介电材料在所述第一半导体结构的接合表面处的暴露表面可本文档来自技高网...

【技术保护点】
一种将第一半导体结构直接接合到第二半导体结构的方法，所述方法包括以下步骤：提供第一半导体结构，所述第一半导体结构包括：包含导电材料的至少一个器件结构，所述至少一个器件结构在所述第一半导体结构的接合表面处暴露，以及在所述第一半导体结构的所述接合表面处暴露的介电材料，所述介电材料与所述第一半导体结构的所述至少一个器件结构相邻布置，所述介电材料在所述第一半导体结构的所述接合表面处的暴露表面限定所述第一半导体结构的接合平面；使所述第一半导体结构的所述至少一个器件结构从所述第一半导体结构的所述接合平面突出一距离，以超过相邻的介电材料；提供第二半导体结构，所述第二半导体结构包括：包含导电材料的至少一个器件结构，所述至少一个器件结构在所述第二半导体结构的接合表面处暴露，以及在所述第二半导体结构的所述接合表面处暴露的介电材料，所述介电材料与所述第二半导体结构的所述至少一个器件结构相邻布置，所述介电材料在所述第二半导体结构的所述接合表面处的暴露表面限定所述第二半导体结构的接合平面；以及在导电材料对导电材料直接接合工艺中将所述第一半导体结构的所述至少一个器件结构直接接合到所述第二半导体结构的所述至少一个器件结构。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：玛丽亚姆·萨达卡，
申请(专利权)人：索泰克公司，
类型：发明
国别省市：